2. C-V曲线物理机制：积累区、耗尽区、反型区的电容行为、频率效应、寄生电容来源
FinFET器件的C-V特性是理解其表面物理和电荷控制能力的关键。与平面MOSFET类似，FinFET的C-V曲线也包含积累区、耗尽区和反型区三个典型区域，但由于FinFET的三维栅极包裹结构和鳍片（Fin）的窄宽度效应，其电容行为呈现出独特的频率依赖性和寄生特征。本章将深入剖析这些物理机制，为后续的C-V曲线拟合与建模奠定理论基础。
2.1 理想C-V曲线与三个工作区域
对于一个理想的金属-氧化物-半导体（MOS）电容结构，其C-V特性随栅极电压（VG）的变化可分为三个明确的区域。FinFET的C-V曲线在形状上与此类似，但电容值会受到鳍片尺寸和掺杂分布的影响。
核心概念： C-V曲线是栅极电压的函数，反映了半导体表面载流子类型和浓度的变化。电容值由氧化层电容（Cox）与耗尽层电容（Cdep）的串联决定。
| 工作区域 | 栅极电压条件 | 表面载流子状态 | 电容行为 | 物理机制 |
|---|---|---|---|---|
| 积累区 | VG < VFB（P型衬底） | 空穴（多数载流子）在表面堆积 | C ≈ Cox（最大值） | 表面势垒降低，多数载流子响应极快，耗尽层消失 |
| 耗尽区 | VFB < VG < VTH | 表面载流子被耗尽，形成空间电荷区 | C 从 Cox 下降至最小值 | 耗尽层宽度随电压增加而展宽，Cdep 减小 |
| 反型区 | VG > VTH | 电子（少数载流子）在表面形成反型层 | C 回升至 Cox（低频）或保持低值（高频） | 反型层屏蔽了耗尽层的进一步展宽；频率决定载流子能否跟上测试信号 |
建模提示： 在FinFET中，由于鳍片顶部和侧壁的栅极同时作用，积累区和反型区的电容值可能略高于平面器件，因为有效栅氧面积增大了。建模时需考虑三维电场分布对Cox的修正。
2.2 频率效应：低频与高频C-V差异
频率效应是C-V测量中最关键的物理现象之一，它直接反映了少数载流子（反型层）的产生-复合速率与测试信号频率之间的关系。
- 低频C-V（准静态）： 测试信号频率很低（通常 < 100 Hz），少数载流子有足够的时间通过产生-复合过程形成反型层。此时，反型层中的电子可以响应交流小信号，电容回升至Cox。
- 高频C-V： 测试信号频率较高（通常 > 1 MHz），少数载流子无法跟上交流信号的变化。反型层中的载流子浓度被“冻结”，无法对交流信号做出贡献。此时，耗尽层继续展宽，电容保持在最小值（Cmin）。
- 深耗尽效应： 在极高频率或快速电压扫描下，即使栅压超过阈值电压，反型层也无法形成，耗尽层会继续向衬底深处扩展，导致电容低于Cmin。这是非平衡状态，常用于提取掺杂浓度。
工程陷阱： 在FinFET中，由于鳍片尺寸极小（几十纳米），少数载流子的产生-复合时间常数可能受到侧壁界面陷阱和量子限制效应的影响。建模时，如果直接套用平面器件的频率模型，会导致反型区电容拟合严重偏差。
2.3 寄生电容来源与建模影响
在实际FinFET器件中，C-V测量结果不仅包含本征MOS电容，还叠加了多种寄生电容。这些寄生分量在高频测量和先进工艺节点下变得不可忽略，必须通过建模进行剥离或补偿。
2.3.1 主要寄生电容分类
| 寄生类型 | 物理来源 | 对C-V曲线的影响 | 建模处理方法 |
|---|---|---|---|
| 栅极交叠电容 (Cov) | 栅极与源/漏扩展区之间的交叠 | 在C-V曲线两端引入额外的固定电容平台 | 通过TCAD提取交叠长度，建立偏压无关的并联电容模型 |
| 边缘场电容 (Cf) | 栅极边缘到源/漏区的电场线 | 使耗尽区电容下降变缓，曲线过渡区变宽 | 使用经验公式或查表模型进行修正 |
| 鳍片-衬底电容 (Csub) | 鳍片底部与衬底之间的埋氧层电容 | 在SOI FinFET中引入额外的背栅效应 | 建立背栅偏压相关的电容子电路 |
| 互连与测试焊盘电容 | 金属走线、通孔、测试PAD | 整体抬高C-V曲线基线，引入频率色散 | 通过Open/Short去嵌结构进行校准 |
建模策略： 在拟合C-V曲线时，建议采用“先剥离寄生，后拟合本征”的流程。首先通过测试结构（Dummy结构）提取寄生电容值，然后从总测量电容中减去寄生分量，最后对纯本征C-V进行物理模型拟合。
2.4 频率色散与界面陷阱效应
除了少数载流子的响应频率外，界面陷阱（Interface Traps, Dit）也是导致C-V曲线频率色散的重要原因。界面陷阱位于Si-SiO2界面，其能级位于硅的禁带中，可以俘获和发射载流子。
- 陷阱响应时间常数： 不同能级的陷阱具有不同的时间常数。靠近导带/价带边缘的陷阱响应快，靠近禁带中央的陷阱响应慢。这导致C-V曲线在不同频率下呈现不同的“拉伸”程度。
- 对C-V曲线的影响： 在耗尽区和弱反型区，界面陷阱的俘获-发射过程会贡献额外的电容（陷阱电容），使C-V曲线过渡区变缓。频率越低，陷阱越能跟上信号，曲线越“陡峭”。
- 多频率C-V法： 通过测量不同频率下的C-V曲线，可以提取界面陷阱密度（Dit）及其能量分布。这是评估FinFET工艺质量的重要手段。
建模技巧： 在SPICE模型中，可以使用RC子电路网络来模拟界面陷阱的频率响应。每个RC分支代表一个特定时间常数的陷阱能级，通过调整R和C的值来拟合实测的多频率C-V数据。
2.5 本章小结与建模要点
理解C-V曲线的物理机制是进行精确建模的前提。对于FinFET器件，以下要点需要牢记：
- 三区域识别： 积累区（Cox）、耗尽区（C下降）、反型区（频率依赖）是C-V曲线的三个基本特征。
- 频率效应不可忽略： 低频和高频C-V的差异直接反映了少数载流子的响应能力。在建模时，必须明确模型适用的频率范围。
- 寄生电容必须剥离： Cov、Cf、Csub 等寄生分量会严重干扰本征参数的提取。建议使用去嵌结构和子电路模型进行分离。
- 界面陷阱是色散主因： 多频率C-V法是表征界面质量的利器。在BSIM-CMG等紧凑模型中，通常通过ACVS（AC Voltage Source）或RC网络来模拟陷阱效应。