2. PN结电容物理起源:势垒电容与扩散电容的物理机制
PN结电容是半导体器件高频特性与开关速度的核心决定因素。从物理本源上看,PN结电容并非单一机制,而是由势垒电容(耗尽层电容)与扩散电容(存储电容)两部分叠加而成。理解这两种电容的物理起源,是后续SPICE模型参数提取与校准的理论基石。
核心观点:势垒电容源于耗尽层中固定电荷随电压的变化;扩散电容源于少子注入后非平衡载流子的存储效应。两者在直流偏置、频率特性与温度响应上表现出截然不同的行为。
2.1 势垒电容(耗尽层电容)
当PN结外加反向偏压或小正向偏压时,耗尽层(空间电荷区)内的电离施主与受主构成固定电荷区。耗尽层宽度随外加电压变化,导致单位面积电荷量变化,从而表现出电容效应。
2.1.1 物理图像
- 电荷来源:耗尽层内不可移动的电离杂质离子(N区:正电离施主;P区:负电离受主)。
- 电容本质:类似于平行板电容器,耗尽层相当于绝缘介质,两侧中性区相当于导体极板。
- 电压依赖性:反向偏压增大 → 耗尽层展宽 → 电容减小;正向偏压增大 → 耗尽层变窄 → 电容增大。
记忆要点:势垒电容与耗尽层宽度成反比,与结面积成正比。在SPICE模型中,势垒电容由参数CJO(零偏结电容)和VJ(内建电势)共同描述。
2.1.2 数学表达式
对于单边突变结,单位面积势垒电容为:
C_j = ε_s / W_dep
其中:
ε_s = 半导体介电常数(硅:11.7 × ε₀)
W_dep = 耗尽层宽度
对于线性缓变结或超突变结,电容-电压关系遵循:
C_j(V) = CJO / (1 - V/VJ)^M
SPICE模型参数:
CJO = 零偏结电容(F)
VJ = 内建电势(V)
M = 梯度因子(突变结M=0.5,线性缓变结M=0.333)
2.1.3 势垒电容特性总结
| 特性维度 | 势垒电容行为 | SPICE对应参数 |
|---|---|---|
| 偏置极性 | 反向偏置下主导,正向偏置下被扩散电容掩盖 | VJ(内建电势) |
| 频率响应 | 几乎与频率无关(耗尽层响应时间极短) | — |
| 温度敏感性 | 随温度升高,VJ减小,电容略微增大 | VJ的温度系数 |
| 掺杂浓度影响 | 掺杂浓度越高,耗尽层越窄,电容越大 | CJO |
2.2 扩散电容(存储电容)
当PN结处于正向偏置时,大量少子注入到对方区域(P区电子注入N区,N区空穴注入P区),形成非平衡载流子存储。这些存储的少子电荷随正向电压变化,产生电容效应,称为扩散电容。
2.2.1 物理图像
- 电荷来源:注入到中性区的非平衡少数载流子(电子或空穴)。
- 电容本质:存储电荷随偏压的变化率。正向偏压增大 → 注入更多少子 → 存储电荷增加 → 扩散电容增大。
- 频率依赖性:低频时扩散电容显著;高频时少子来不及建立稳态分布,扩散电容急剧下降。
工程陷阱:在SPICE瞬态仿真中,扩散电容是决定二极管反向恢复时间(trr)的关键因素。若扩散电容模型不准,开关损耗仿真误差可达30%以上。
2.2.2 数学表达式
扩散电容与正向电流成正比,与少子寿命相关:
C_diff = τ_F · I_F / (n · V_T)
其中:
τ_F = 正向渡越时间(少子存储时间常数)
I_F = 正向电流(A)
n = 理想因子(1~2)
V_T = 热电压(≈ 25.85 mV @ 300K)
在SPICE中,扩散电容由参数TT(渡越时间)控制:
C_diff(V) = TT · dI_F/dV ≈ TT · I_F / (n·V_T)
2.2.3 扩散电容特性总结
| 特性维度 | 扩散电容行为 | SPICE对应参数 |
|---|---|---|
| 偏置极性 | 仅在正向偏置下显著,反向偏置下可忽略 | TT(渡越时间) |
| 频率响应 | 低频时大,高频时衰减(少子无法跟随) | — |
| 温度敏感性 | 随温度升高,少子寿命增加,扩散电容增大 | TT的温度系数 |
| 电流依赖性 | 与正向电流近似线性关系 | I_F(仿真自动计算) |
2.3 两种电容的对比与叠加
在实际PN结中,总电容是势垒电容与扩散电容的并联叠加。不同偏置条件下,主导机制不同:
| 偏置条件 | 主导电容类型 | 典型量级(硅PN结,1mm²) | SPICE模型行为 |
|---|---|---|---|
| 反向偏置(V_R > 0) | 势垒电容 | 0.1 ~ 10 pF | CJO / (1 + V_R/VJ)^M |
| 零偏置(V = 0) | 势垒电容 | 0.5 ~ 50 pF | CJO |
| 小正向偏置(V_F < 0.3V) | 势垒电容为主 | 10 ~ 100 pF | CJO / (1 - V_F/VJ)^M |
| 大正向偏置(V_F > 0.5V) | 扩散电容为主 | 100 pF ~ 数nF | TT · I_F / (n·V_T) |
SPICE总电容模型:
C_total(V) = C_j(V) + C_diff(V)
其中:
C_j(V) = CJO / (1 - V/VJ)^M (V < FC·VJ 时)
C_diff(V) = TT · I_F / (n·V_T) (仅正向偏置有效)
参数FC为耗尽电容拟合系数,默认0.5。
2.4 频率特性与工程意义
两种电容的频率响应差异,决定了PN结在不同应用场景下的行为:
- 低频应用(< 1 MHz):扩散电容可充分建立,总电容较大,适用于整流、稳压等工频电路。
- 高频应用(> 10 MHz):扩散电容因少子无法跟随而衰减,势垒电容成为主导。变容二极管(Varactor)利用势垒电容的电压调谐特性工作。
- 开关应用:扩散电容的存储效应导致反向恢复时间(trr),是功率二极管、PIN二极管设计的关键约束。
工程经验:在SPICE参数提取时,建议在反向偏置下测量C-V曲线提取CJO、VJ、M;在正向偏置下测量小信号导纳提取TT。两者分离校准,可显著提升模型在大信号开关仿真中的精度。