2. 铜互连结构：双大马士革工艺、铜/低k介质堆叠、CMP面临的挑战
随着集成电路特征尺寸进入纳米节点，铝互连因其较高的电阻率和电迁移失效问题，已无法满足高性能芯片的需求。铜互连技术凭借其更低的电阻率（1.68 μΩ·cm vs 铝的2.65 μΩ·cm）和优异的抗电迁移能力，成为先进逻辑芯片的主流选择。然而，铜无法通过传统的干法刻蚀实现图形化，因此催生了双大马士革工艺与铜/低k介质堆叠结构，这对后续的CMP平坦化提出了全新的挑战。
2.1 双大马士革工艺
双大马士革工艺是一种将通孔和沟槽在同一介质层中先后刻蚀、再一次性填充金属的集成方法。该工艺避免了铜刻蚀的难题，并减少了界面数量，从而降低了互连电阻和制造成本。
核心流程： 通孔优先 → 沟槽优先 → 自对准双大马士革。目前业界主流采用“通孔优先”或“沟槽优先”方案。
下图展示了双大马士革工艺的基本流程与结构形成过程：
工艺要点： 双大马士革工艺中，通孔与沟槽的刻蚀深度控制至关重要。通孔刻蚀必须精确停止在下方金属层，而沟槽刻蚀则需控制深度以形成完整的互连结构。CMP在此过程中承担着去除多余铜和阻挡层、实现全局平坦化的关键任务。
2.2 铜/低k介质堆叠
为了降低互连延迟（RC延迟），先进制程采用低介电常数（低k）材料替代传统的SiO₂作为层间介质。低k材料的k值通常低于3.0，甚至低至2.5以下。铜/低k介质堆叠结构在提升芯片速度的同时，也带来了机械强度下降、热稳定性差、界面粘附性弱等问题。
| 材料类型 | 介电常数 (k) | 典型材料 | 机械特性 | CMP兼容性 |
|---|---|---|---|---|
| 传统SiO₂ | 3.9 - 4.2 | PECVD SiO₂ | 硬度高、模量大 | 良好 |
| 低k介质 | 2.5 - 3.0 | SiOC(H)、SiCOF | 硬度低、易碎 | 中等（需优化压力） |
| 超低k介质 | < 2.5 | 多孔SiOC、有机聚合物 | 极低强度、多孔结构 | 挑战大（易塌陷） |
| 阻挡层 | — | Ta/TaN、Co、Ru | 高硬度、高熔点 | 需高选择性抛光液 |
下图展示了铜/低k介质堆叠的典型截面结构：
关键挑战： 低k介质的多孔结构使其在CMP过程中容易吸收抛光液中的水分和化学物质，导致k值升高（湿气吸收）。同时，低k材料的低机械强度（弹性模量通常低于10 GPa）使其在CMP机械压力下易发生塌陷、开裂或分层。
2.3 CMP面临的挑战：碟形凹陷与侵蚀
在铜互连CMP过程中，由于铜与低k介质、阻挡层之间的材料去除速率差异，以及抛光垫的弹性变形，会产生两种典型的平坦化缺陷：碟形凹陷和侵蚀。这两种缺陷直接影响互连线的电阻、电容和可靠性。
2.3.1 碟形凹陷
碟形凹陷是指铜线表面在CMP后出现中央凹陷、边缘凸起的“碟形”轮廓。其成因是铜的去除速率高于周围介质，且抛光垫在宽铜线区域发生弹性下凹，导致铜线中心区域过度抛光。
- 主要成因： 铜与介质的抛光选择性过高；抛光垫硬度不足；铜线宽度较大（>10 μm）。
- 影响： 增加互连线电阻；导致后续光刻对焦困难；降低铜线厚度均匀性。
- 控制方法： 优化抛光液选择性（铜:介质 ≈ 1:1）；使用硬质抛光垫；采用终点检测技术。
2.3.2 侵蚀
侵蚀是指密集铜线区域（高图形密度区域）的介质表面整体低于稀疏区域的现象。其成因是铜线密集区在CMP过程中承受更高的局部压力，且阻挡层CMP步骤中铜和阻挡层的共同去除导致介质过度抛光。
- 主要成因： 图形密度效应；阻挡层CMP选择性不足；抛光垫的局部压力分布不均。
- 影响： 降低介质厚度，增加线间电容；可能导致铜线间漏电或短路。
- 控制方法： 采用虚拟填充（dummy fill）平衡图形密度；优化阻挡层CMP浆料；使用多步抛光工艺。
下表对比了碟形凹陷与侵蚀的关键差异：
| 对比项 | 碟形凹陷 | 侵蚀 |
|---|---|---|
| 发生位置 | 宽铜线表面中央 | 密集铜线区域的介质表面 |
| 主要诱因 | 铜/介质选择性过高 + 抛光垫变形 | 图形密度差异 + 阻挡层CMP |
| 受影响参数 | 铜线厚度、电阻 | 介质厚度、线间电容 |
| 典型深度/高度 | 20 - 100 nm | 10 - 50 nm |
| 缓解策略 | 低选择性浆料、硬垫 | 虚拟填充、多步CMP |
下图直观展示了碟形凹陷与侵蚀的形貌差异：
工程实践要点： 在65nm及以下节点，碟形凹陷和侵蚀的控制是CMP工艺良率提升的核心。业界通常采用“两步抛光法”：第一步用高去除速率浆料快速去除大部分铜，第二步用低选择性浆料进行精抛，同时配合终点检测系统在到达阻挡层时自动停止。对于低k介质，还需额外优化抛光压力（通常低于2 psi）和浆料pH值（弱酸性至中性）。