1. 光刻技术概述

1.1 光刻在半导体制造中的核心地位

光刻（Photolithography）是半导体制造中最关键的工艺步骤，其本质是将设计好的集成电路（IC）图形从掩模版（Mask/Reticle）精确转移到晶圆（Wafer）表面的光刻胶（Photoresist）上。在芯片制造的数百道工序中，光刻决定了晶体管的物理尺寸、器件间的对准精度以及最终芯片的良率与性能。

光刻工艺的核心地位体现在以下三个维度：

  • 技术驱动者：摩尔定律的延续直接依赖于光刻分辨率的提升。从早期的g-line（436 nm）到如今的极紫外（EUV，13.5 nm），每一次光源波长的缩短都带来了晶体管密度的飞跃。
  • 成本中心：光刻工序占芯片制造总成本的30%~40%，高端EUV光刻机单台售价超过3亿欧元，是半导体工厂（Fab）最昂贵的设备投资。
  • 良率瓶颈：随着工艺节点进入7 nm及以下，光学邻近效应（OPE）、随机缺陷、套刻精度（Overlay）等问题成为良率损失的主要来源。
关键指标： 光刻分辨率（R）由瑞利准则决定：R = k₁ × λ / NA，其中λ为光源波长，NA为投影物镜数值孔径，k₁为工艺因子。降低k₁、缩短λ、增大NA是提升分辨率的三大路径。
光刻在半导体制造流程中的核心位置 衬底制备 光刻 刻蚀 沉积/注入 检测 工艺反馈与套刻校准 说明： 光刻是图形转移的起点，其质量直接影响后续刻蚀的选择比、注入的掺杂轮廓以及最终的器件电学性能。 在先进节点中，光刻步骤可能重复40~60次，是循环次数最多的单项工艺。

1.2 光刻工艺的基本流程

一个标准的光刻循环包含以下八个核心步骤。每一步的工艺参数（温度、时间、压力、曝光剂量）都需要根据光刻胶特性和目标图形进行精确优化。

步骤 工艺名称 关键参数 常见问题
1 表面清洗与脱水烘烤 温度：150~200°C；时间：60~120 s 表面残留水汽导致光刻胶粘附不良
2 涂胶（Spin Coating） 转速：1000~4000 rpm；胶厚：0.1~5 μm 胶厚不均匀、边缘珠状效应
3 软烘（Soft Bake） 温度：90~120°C；时间：60~90 s 溶剂挥发不充分导致曝光模糊
4 对准与曝光（Alignment & Exposure） 曝光剂量：10~50 mJ/cm²；NA：0.33~1.35 套刻误差、驻波效应
5 曝光后烘烤（Post-Exposure Bake, PEB） 温度：110~130°C；时间：60~90 s 酸扩散控制不当导致线宽变化
6 显影（Development） 显影液浓度：0.26N TMAH；时间：30~60 s 显影不足或过度、图形倒塌
7 坚膜烘烤（Hard Bake） 温度：130~180°C；时间：60~120 s 胶膜收缩、热流动导致图形畸变
8 检测与量测（Inspection & Metrology） CD-SEM、OCD、Overlay 量测 关键尺寸（CD）超差、缺陷密度过高
实战提示： 在先进节点（如7 nm及以下），曝光后烘烤（PEB）的温度均匀性要求达到±0.1°C以内，否则酸扩散的微小差异会导致线宽粗糙度（LWR）恶化，进而影响晶体管阈值电压的匹配。
光刻工艺基本流程（8步循环） 1. 表面清洗 2. 涂胶 3. 软烘 4. 对准与曝光 5. PEB 6. 显影 7. 坚膜烘烤 8. 检测与量测 循环至下一层光刻（重复40~60次） 关键控制点： • 曝光剂量与聚焦：决定CD精度和焦深（DOF），需通过FEM（聚焦曝光矩阵）实验确定工艺窗口。 • PEB温度均匀性：影响化学放大胶（CAR）的酸扩散，直接控制LWR和CD均匀性。 • 显影时间与温度：过显影导致CD缩小，欠显影导致残胶缺陷。

1.3 光刻技术发展简史

光刻技术的发展史本质上是一部分辨率不断突破的历史。从接触式曝光到浸没式光刻，再到EUV，每一次技术代际跨越都伴随着光源、光学系统、光刻胶和掩模技术的同步革新。

年代 技术节点 光源/波长 NA k₁ 代表性产品
1970s 10 μm ~ 3 μm g-line (436 nm) 0.28 ~ 0.35 0.8 Intel 8080
1980s 1.5 μm ~ 0.5 μm i-line (365 nm) 0.40 ~ 0.57 0.7 Intel 80386
1990s 0.35 μm ~ 0.13 μm KrF (248 nm) 0.60 ~ 0.80 0.5 Pentium III
2000s 90 nm ~ 45 nm ArF (193 nm) 0.75 ~ 0.93 0.4 Core 2 Duo
2010s 32 nm ~ 7 nm ArF 浸没式 (193i) 1.20 ~ 1.35 0.28 Apple A13
2020s 5 nm ~ 2 nm EUV (13.5 nm) 0.33 ~ 0.55 0.35 Apple M3 / NVIDIA H100
技术拐点： 193 nm 浸没式光刻通过在水浸没层中提高有效NA（n=1.44），将193 nm光源的分辨率极限推至约38 nm（半间距）。EUV光刻则通过极短波长（13.5 nm）直接突破物理极限，但面临光源功率（目前约250 W）、反射式光学系统（Mo/Si多层膜反射率约70%）和掩模缺陷检测等全新挑战。
光刻技术发展简史（1970s ~ 2020s） g-line 1970s 10~3 μm i-line 1980s 1.5~0.5 μm KrF 1990s 0.35~0.13 μm ArF 2000s 90~45 nm 193i 2010s 32~7 nm EUV 2020s 5~2 nm 关键演进趋势： • 波长缩短：436 nm → 365 nm → 248 nm → 193 nm → 13.5 nm • NA提升：0.28 → 1.35（浸没式）→ 0.55（EUV高NA） • k₁降低：0.8 → 0.28（依赖OPC、PSM、ILT等分辨率增强技术）

1.4 分辨率增强技术（RET）概览

当物理波长和NA接近极限时，光刻工程师通过分辨率增强技术（Resolution Enhancement Techniques, RET）进一步降低k₁因子。RET是连接光刻设备极限与实际量产分辨率之间的桥梁，也是本课程后续章节的核心内容。

  • 光学邻近效应校正（OPC）： 通过修改掩模图形补偿光学衍射和工艺引起的图形畸变，是当前最广泛使用的RET。
  • 相移掩模（PSM）： 利用光的干涉原理，在掩模上引入180°相位差，提升空间像对比度。
  • 离轴照明（OAI）： 改变照明光的角度分布，增强特定空间频率的衍射效率。
  • 亚分辨率辅助图形（SRAF）： 在掩模上添加不印刷的辅助线条，改善孤立图形的聚焦深度。
  • 反向光刻技术（ILT）： 从目标晶圆图形反推掩模图形，理论上可达到最优解，但计算量巨大。
课程预告： 本章作为全课程的开篇，建立了光刻技术的宏观框架。从第2章开始，我们将深入解析光学邻近效应（OPE）的物理机理，并逐步展开OPC模型建立、掩模数据准备、工艺窗口优化等实战内容。
← 上一章 📖 返回目录 下一章 →