模型参数优化:SPICE器件建模中的温度效应校准流程 - 第4节

4.1 阈值电压的物理定义与提取方法

MOSFET 阈值电压 Vth 是器件从弱反型过渡到强反型的临界栅压,是 SPICE 模型中温度校准的首要参数。工程上常用以下三种定义:

定义方法物理含义SPICE 提取方式
线性外推法 (LE)Ids–Vgs 最大跨导点切线外推至 Ids=0Vth0 = Vgs – Vds/2
恒定电流法 (CCI)固定沟道电流 (W/L)×10−7 A 对应的栅压Vth = Vgs @ Ids = Iref
二阶导数法 (SD)d²Ids/dVgs² 峰值对应的栅压数值微分求极值
校准提示: 温度效应校准前,必须统一 Vth 提取方法。BSIM 模型默认使用线性外推法,若实测采用 CCI 法,需在模型参数中设置 VTH_EXTRACT=1 以匹配提取条件。
阈值电压定义对比示意图 线性外推法 Ids–Vgs 切线外推 Vth = Vgs – Vds/2 恒定电流法 Iref = (W/L)×10⁻⁷ A Vth = Vgs @ Iref 二阶导数法 d²Ids/dVgs² 峰值 数值微分求极值 SPICE 模型默认使用线性外推法 校准前需确认实测提取方法与模型参数匹配 温度 ↑ → Vth ↓

4.2 温度对阈值电压的影响机理

4.2.1 物理根源

阈值电压随温度变化的物理根源来自三个相互耦合的机制:

  1. 费米势 φF 的温度敏感性:φF = (kT/q) ln(Nsub/ni),本征载流子浓度 ni ∝ T3/2 exp(–Eg/2kT),导致 φF 随温度升高而减小。
  2. 功函数差 φms 的温度系数:多晶硅栅与衬底之间的功函数差随温度变化,典型值约为 –0.3 ~ –0.5 mV/K。
  3. 界面态与氧化层电荷:固定氧化层电荷 Qox 和界面陷阱密度 Dit 在高温下可能发生再分布,引入额外的 Vth 漂移。
关键物理量: 温度每升高 1 K,硅的禁带宽度 Eg 约减小 0.27 meV,这是导致 Vth 负温度系数的根本原因之一。

4.2.2 温度系数量级

器件类型典型 Vth 温度系数 (mV/K)主要影响因素
NMOS (标准 Vth)–0.8 ~ –1.2φF 变化 + 迁移率退化
PMOS (标准 Vth)–0.6 ~ –1.0φms 温度系数较小
NMOS (低 Vth)–1.5 ~ –2.5沟道掺杂浓度低,φF 变化更显著
PMOS (低 Vth)–1.2 ~ –2.0栅功函数差异放大温度效应
温度对 Vth 影响的物理机理分解 温度 T ↑ 费米势 φF ↓ ni ∝ T3/2exp(–Eg/2kT) 功函数差 φms ↓ –0.3 ~ –0.5 mV/K 界面态 / Qox 再分布 Dit 温度依赖性 Vth 负温度系数

4.3 Vth(T) 的线性模型

在 SPICE 模型中,最基础的 Vth 温度模型采用线性近似:

Vth(T) = Vth(Tnom) + TC1 × (T – Tnom)

其中:

  • Vth(Tnom):标称温度 (通常 25°C 或 300 K) 下的阈值电压
  • TC1:一阶温度系数,单位 V/K,典型值 –0.8 ~ –1.2 mV/K
  • Tnom:模型标称温度
BSIM 模型对应参数: 在 BSIM3/4 中,线性温度系数由参数 TCVTH 控制,单位 V/°C。默认值约为 –1.0 mV/°C。线性模型适用于 –40°C ~ 125°C 的常规温度范围,误差在 ±5 mV 以内。
Vth(T) 线性模型示意图 温度 T (°C) Vth (V) (Tnom, Vth_nom) 斜率 = TC1 适用温度范围:–40°C ~ 125°C,误差 ±5 mV

4.4 Vth(T) 的非线性模型

4.4.1 物理非线性来源

当温度范围扩展至 –55°C ~ 175°C(如汽车电子、功率器件),线性模型误差可达 15–30 mV,必须引入非线性项。非线性来源包括:

  • 禁带宽度 Eg(T) 的非线性:Eg(T) = Eg0 – αT²/(T + β),其中 α、β 为材料常数
  • 本征载流子浓度 ni(T) 的指数关系:ni ∝ T3/2 exp(–Eg/2kT)
  • 迁移率 μ(T) 的温度指数:μ ∝ T–m,m 约 1.5,间接影响 Vth 提取

4.4.2 SPICE 非线性模型形式

BSIM 模型采用二阶多项式描述 Vth 的温度依赖性:

Vth(T) = Vth(Tnom) + TC1 × (T – Tnom) + TC2 × (T – Tnom)²

其中 TC2 为二阶温度系数,单位 V/K²,典型值范围:

器件类型TC2 (V/K²)适用温度范围
标准 CMOS (逻辑)–5e-6 ~ –2e-5–40°C ~ 125°C
高压 / 功率 MOSFET–1e-5 ~ –5e-5–55°C ~ 175°C
低温 CMOS (–196°C)–1e-4 ~ –3e-4–196°C ~ 25°C
校准警告: TC2 的提取需要至少 3 个温度点的实测数据(如 –40°C、25°C、125°C)。仅使用 2 个温度点无法唯一确定 TC2,会导致模型在极端温度下发散。

4.4.3 高阶模型与物理模型

对于高精度模拟 / RF 设计,SPICE 还支持基于物理的 Vth(T) 模型:

Vth(T) = VFB + 2φF(T) + γ × sqrt(2φF(T) + VSB)

其中:
φF(T) = (kT/q) × ln(Nsub / ni(T))
ni(T) = 9.15e19 × (T/300)² × exp(–6884/T)   [cm⁻³]
γ = sqrt(2qεsi Nsub) / Cox

该模型直接嵌入 φF(T) 和 ni(T) 的温度非线性,无需拟合 TC1/TC2,但计算量较大,通常用于最终验证而非参数提取。

Vth(T) 模型选择流程 确定温度范围 温度范围 ≤ 165°C ? 是 否 线性模型 Vth = Vth0 + TC1·ΔT 非线性模型 + TC2·ΔT² 或物理模型 实测数据验证与参数微调

4.5 模型参数校准流程

4.5.1 数据准备

  1. 在至少 3 个温度点(推荐 –40°C、25°C、125°C)测量 Ids–Vgs 特性
  2. 使用统一的 Vth 提取方法(建议线性外推法)获取各温度下的 Vth
  3. 记录 Vth(T) 数据对,检查是否存在异常点(如热滞后效应)

4.5.2 参数提取步骤

步骤操作工具 / 方法
1线性拟合 Vth vs T,提取 TC1最小二乘法,Excel / Python
2计算残差 ΔVth = Vth_meas – Vth_lin残差分析
3若残差呈抛物线趋势,拟合 ΔVth vs ΔT² 提取 TC2二阶多项式拟合
4将 TC1、TC2 写入 SPICE 模型卡BSIM: TCVTH, TC2VTH
5运行 SPICE 仿真,对比仿真与实测 Vth(T)HSPICE / Spectre
6若误差 > 5 mV,迭代调整 TC1/TC2 或改用物理模型优化算法 / 手动微调
工程经验: 对于 0.18 μm 及以上工艺,TC1 通常为 –0.9 ~ –1.1 mV/K;对于 65 nm 以下工艺,由于量子效应和栅漏电流增加,TC1 可能降至 –0.5 ~ –0.7 mV/K。建议先查阅工艺文档中的典型值作为初始猜测。

4.5.3 模型卡示例

****************************************************************
* BSIM4 阈值电压温度参数设置示例
****************************************************************
.model nmos_tt nmos (
+ Vth0       = 0.35        * 标称 Vth @ Tnom
+ TCVTH      = -1.0e-3     * 一阶温度系数 [V/K]
+ TC2VTH     = -1.5e-5     * 二阶温度系数 [V/K²]
+ TNOM       = 25          * 标称温度 [°C]
+ ...
)
验证要点: 校准完成后,务必在 –40°C、25°C、125°C 三个温度点运行 DC 扫描仿真,对比 Ids–Vgs 曲线。重点关注亚阈值区(Vgs < Vth)的匹配度,该区域对温度最为敏感。