1. 子电路基础回顾：.SUBCKT 与 .ENDS 语句的结构与作用
在 SPICE 建模中，子电路（Subcircuit）是构建复杂电路模型的核心单元。它允许设计者将一组元件封装为一个独立的模块，通过端口与外部电路连接，从而实现模块化设计与复用。本章首先回顾子电路的基本语法结构、命名规则与端口定义，为后续参数化封装与高级复用技巧奠定基础。
1.1 .SUBCKT 与 .ENDS 语句的结构
子电路的定义由 .SUBCKT 语句开始，以 .ENDS 语句结束。其基本语法格式如下：
.SUBCKT subckt_name port1 port2 ... portN
[内部元件与连接]
.ENDS [subckt_name]- .SUBCKT：声明子电路开始，后跟子电路名称和端口列表。
- 内部元件：在
.SUBCKT与.ENDS之间定义的所有元件、模型、子电路调用等，均属于该子电路的内部结构。 - .ENDS：声明子电路结束，可选地重复子电路名称以增强可读性。
关键点：子电路内部定义的节点（除端口外）均为局部节点，不会与外部电路冲突。这使得子电路可以像“黑盒”一样被多次实例化，而无需担心节点命名冲突。
1.2 子电路命名规则
子电路名称必须遵循 SPICE 标识符规范，同时建议采用有意义的命名以提升可维护性。下表总结了命名规则与最佳实践：
| 规则类别 | 具体要求 | 示例 |
|---|---|---|
| 字符集 | 字母、数字、下划线，首字符必须为字母 | OpAmp_1、Filter_LPF |
| 长度限制 | 建议不超过 32 个字符（不同 SPICE 变体有差异） | CMOS_Inverter_Basic |
| 大小写 | 大多数 SPICE 仿真器不区分大小写，但建议统一小写 | amp_v2 优于 Amp_V2 |
| 保留字 | 避免使用 SPICE 关键字（如 R、C、V、I 等） |
使用 resistor_array 而非 R |
| 语义化 | 名称应反映功能或拓扑结构 | differential_pair、voltage_divider |
实践建议：在大型项目中，建议采用“前缀_功能_版本”的命名模式，例如
lib_bandgap_v2，便于版本管理与团队协作。
1.3 端口定义与顺序
端口是子电路与外部电路交互的接口。端口定义在 .SUBCKT 行中，以空格分隔。端口顺序至关重要，因为实例化子电路时，外部连接点按位置对应端口。
* 示例：定义一个简单的电阻分压器子电路
.SUBCKT voltage_divider in out gnd
R1 in out 10k
R2 out gnd 5k
.ENDS voltage_divider在上述示例中：
- in：输入端口（第1个端口）
- out：输出端口（第2个端口）
- gnd：地参考端口（第3个端口）
实例化该子电路时，必须按此顺序连接：
X1 net1 net2 0 voltage_divider其中 net1 对应 in，net2 对应 out，0 对应 gnd。
1.4 子电路结构示意图
下图展示了子电路的定义结构与实例化关系，帮助理解封装与复用的核心概念：
1.5 子电路的层次化复用
子电路可以嵌套调用，即在一个子电路内部实例化另一个子电路。这种层次化设计方法极大地提升了建模效率。以下示例展示了一个两级放大器，其中调用了之前定义的分压器子电路：
.SUBCKT two_stage_amp vin vout vdd vss
X1 vin vmid vss voltage_divider ; 第一级：分压器
X2 vmid vout vdd vss amp_stage ; 第二级：放大器
.ENDS two_stage_amp
注意：层次化嵌套时，需确保底层子电路在当前仿真环境中已定义或通过
.INCLUDE / .LIB 语句加载。否则仿真器将报“undefined subcircuit”错误。
1.6 常见错误与避坑指南
- 端口数量不匹配：实例化时提供的连接节点数必须与
.SUBCKT定义的端口数完全一致。 - 节点命名冲突：子电路内部节点名若与外部节点名相同，可能导致意外的连接。建议内部节点使用局部名称或加前缀。
- 遗漏 .ENDS：每个
.SUBCKT必须有对应的.ENDS，否则仿真器会报语法错误。 - 端口顺序混淆：实例化时按位置对应端口，而非按名称。务必核对端口顺序。
最佳实践：在子电路定义上方添加注释，清晰标注每个端口的名称与功能，例如：
* voltage_divider: in=输入, out=输出, gnd=地