C-V特性提取与模型校准流程详解 - 第1节
1.1 C-V测试的基本原理
电容-电压（C-V）测试是半导体器件表征中最基础、最核心的测量技术之一。其基本原理是：在待测器件（DUT）两端施加一个直流偏置电压（DC bias），并叠加一个微小交流小信号（AC small signal），通过测量交流电流与电压的相位关系，提取出器件在该偏置点下的微分电容值。
核心测量方程： 电容 C = Q / V，但在C-V测试中，实际测量的是微分电容 C = dQ / dV，即电荷对电压的变化率。
C-V测试通常使用LCR表或阻抗分析仪完成。仪器输出一个固定频率（如1 kHz ~ 10 MHz）的正弦小信号（典型幅度10~50 mV），叠加在可变的直流偏置电压上。通过测量流过器件的交流电流的幅度和相位，仪器计算出复阻抗，进而得到电容值。
关键参数： 测试频率、交流信号幅度、直流偏置扫描步长、延迟时间（使器件达到稳态）。
1.2 电容的物理定义与微分电容
在半导体器件中，电容的定义需要区分两种情形：
| 电容类型 | 定义式 | 物理含义 | 适用场景 |
|---|---|---|---|
| 静态电容 | C = Q / V | 总电荷与总电压之比 | 理想平行板电容器 |
| 微分电容 | C = dQ / dV | 电荷对电压的瞬时变化率 | MOS结构、PN结、耗尽层 |
在MOS器件中，由于存在耗尽层、反型层等非线性电荷分布，电容随偏压剧烈变化，因此必须使用微分电容来表征。C-V测试仪直接测量的是微分电容，这也是模型提取的基础。
1.3 MOS电容结构
MOS（Metal-Oxide-Semiconductor）电容是构成MOSFET的核心结构，也是C-V特性分析的基本对象。其典型结构为：
- 金属栅极（Gate）： 多晶硅或金属材料，作为电极之一。
- 栅氧化层（Oxide）： SiO₂或高k介质，绝缘层，厚度通常为1~10 nm。
- 半导体衬底（Substrate）： 单晶硅（P型或N型），作为另一电极。
- 背面接触（Back Contact）： 形成欧姆接触，引出衬底电极。
注意： 实际MOS电容结构中，栅极材料（多晶硅或金属）与衬底之间存在功函数差，这会影响平带电压（VFB）的位置，是C-V曲线校准的重要参数之一。
1.4 C-V曲线的物理意义
MOS电容的C-V曲线描述了电容值随栅极偏压（VG）的变化关系，是理解器件物理特性的“指纹”。对于P型衬底MOS电容，典型的C-V曲线包含三个主要区域：
| 偏压区域 | VG 范围 | 衬底表面状态 | 电容特征 | 物理机制 |
|---|---|---|---|---|
| 积累区 | VG < VFB（负偏压） | 空穴积累 | C ≈ Cox（最大值） | 多数载流子（空穴）在界面堆积，氧化层电容主导 |
| 耗尽区 | VFB < VG < VTH | 耗尽层形成 | C 随 VG 增大而减小 | 耗尽层宽度增加，总电容为Cox与Cdep串联 |
| 反型区 | VG > VTH（正偏压） | 电子反型层形成 | C ≈ Cox（低频）/ 保持低值（高频） | 反型层屏蔽耗尽层，低频时电子可响应交流信号 |
关键物理参数提取：
- Cox（积累区电容）→ 提取氧化层厚度 tox
- VFB（平带电压）→ 提取功函数差和固定电荷密度
- VTH（阈值电压）→ 提取掺杂浓度和界面态密度
- 耗尽区斜率 → 提取衬底掺杂浓度 NA 或 ND
1.5 C-V测试中的频率效应
测试频率对C-V曲线形态有显著影响，主要体现在反型区：
- 低频C-V： 反型层中的少数载流子（电子）能够跟随交流小信号变化，电容恢复至Cox。频率通常 < 100 Hz。
- 高频C-V： 少数载流子无法响应快速变化的交流信号，反型区电容保持在耗尽区最小值（Cmin）。频率通常 > 100 kHz。
- 深耗尽： 在快速电压扫描下，反型层来不及形成，耗尽层继续扩展，电容进一步下降。
工程建议： 模型提取时通常使用高频C-V曲线（1 MHz）提取掺杂浓度和氧化层厚度，使用低频或准静态C-V（QS-CV）提取界面态密度（Dit）。
1.6 C-V特性在模型校准中的角色
C-V特性是BSIM、PSP等紧凑模型校准流程中的第一道关卡。准确的C-V模型校准能够确保：
- 氧化层厚度（tox） 与工艺标称值一致。
- 掺杂分布 与TCAD仿真或SIMS数据吻合。
- 平带电压（VFB） 反映真实的功函数和界面电荷。
- 栅极耗尽效应（多晶硅栅）被正确建模。
- 量子力学效应（反型层电容偏移）被纳入模型参数。