射频建模与PDK集成联合流程 - 第2节

2.1 PDK 的定义与核心价值

工艺设计套件（Process Design Kit，PDK）是连接晶圆厂（Fab）与 IC 设计团队的桥梁。它是一组经过严格验证的数据文件和规则集合，封装了特定工艺节点的物理、电学和几何特性。PDK 的核心价值在于：将晶圆厂的工艺能力转化为 EDA 工具可识别的标准格式，使设计人员无需深入了解底层工艺细节，即可开展电路设计、仿真、版图绘制与物理验证。

2.2 PDK 的组成要素

一个完整的 PDK 通常包含以下四大核心组件，它们协同工作，覆盖从电路设计到物理验证的全流程。

2.2.1 器件模型：仿真的“灵魂”

器件模型是 PDK 中技术含量最高、更新最频繁的部分。对于射频设计，模型必须准确描述器件在 GHz 频段下的行为，包括：

• 有源器件模型： 通常采用 BSIM4/6 或 PSP 模型，并额外包含射频专用参数（如栅极电阻、衬底网络、噪声参数）。
• 无源器件模型： 电感、变压器、MIM 电容、变容管等，通常采用 2.5D/3D 电磁仿真提取的 S 参数或等效电路模型。
• 统计模型： 提供工艺角（TT/FF/SS/FS/SF）和 Monte Carlo 分布，用于评估良率。

2.2.2 版图：物理实现的“蓝图”

PDK 提供的版图组件包括工艺层定义文件（.tf/.layermap）和参数化单元（PCell）。射频版图对对称性、寄生匹配和电磁隔离有极高要求，PDK 中的 PCell 通常支持以下参数化调整：

• 电感： 圈数、外径、线宽、线距、屏蔽类型。
• MOM 电容： 叉指长度、指宽、层数。
• 射频晶体管： 叉指数量、指宽、接触孔排布。

2.2.3 DRC/LVS 规则：物理验证的“法律”

DRC（设计规则检查）确保版图符合晶圆厂的光刻、刻蚀、CMP 等工艺能力。LVS（版图与原理图一致性检查）确保版图连接与设计意图一致。射频设计中，DRC/LVS 规则集通常包含特殊条款：

• 电感区域 DRC： 电感正下方禁止放置有源器件或金属填充。
• 射频走线规则： 关键射频信号线必须使用顶层厚金属，且两侧需有地线屏蔽。
• LVS 器件识别： 射频电感、变压器、传输线等必须被 LVS 正确识别为独立器件，而非简单的金属连线。

2.3 PDK 在 IC 设计流程中的位置

PDK 贯穿整个 IC 设计流程，从架构探索到物理验证，每个阶段都依赖 PDK 提供的数据和规则。下图展示了 PDK 在典型射频 IC 设计流程中的核心枢纽作用。

上图清晰地展示了 PDK 作为“数据中枢”的角色：

1. 电路设计阶段： 设计人员调用 PDK 中的器件模型进行原理图仿真，验证电路性能是否满足指标。
2. 版图设计阶段： 使用 PDK 提供的 PCell 和工艺层定义绘制物理版图，确保版图符合工艺要求。
3. 物理验证阶段： 运行 PDK 提供的 DRC/LVS 规则集进行验证，并通过寄生参数提取（PEX）生成后仿真网表。
4. 反馈回路： 后仿真结果若与预期不符，可能需要调整版图或重新审视模型假设，形成“设计-验证-修正”的迭代闭环。

2.4 PDK 版本管理与选择策略

在实际项目中，PDK 的选择直接影响设计进度和流片成功率。下表总结了不同阶段 PDK 的典型特征：