3. 射频器件建模基础:无源器件(电感、电容、电阻)的等效电路模型

在射频集成电路设计中,无源器件的性能直接决定了匹配网络、谐振回路、滤波器和耦合结构的关键指标。与低频不同,射频下的无源器件必须用分布式寄生参数等效电路模型来描述,才能准确反映自谐振、趋肤效应和衬底损耗等高频现象。本节将系统建立电感、电容、电阻的射频等效电路模型,并给出各寄生元件的物理来源与典型值范围。

3.1 射频电阻模型

理想电阻在射频下会表现出寄生串联电感(引线/体区)和寄生并联电容(两端间耦合)。其等效电路为:

射频电阻等效电路:
RDC(标称电阻) + Ls(串联寄生电感,典型 0.1~1 nH) || Cp(并联寄生电容,典型 10~100 fF)
射频电阻等效电路模型 Port1 Port2 Ls R Cp Ls 来自体电阻和引线;Cp 来自两端间寄生耦合 自谐振频率 fSR = 1/(2π√(Ls·Cp))

射频电阻的阻抗表达式为:

Z_RF(ω) = (R + jωL_s) || (1/(jωC_p))
         = (R + jωL_s) / (1 + jωC_p(R + jωL_s))
设计提示:当工作频率接近自谐振频率 fSR 时,电阻呈现感性或容性,不再表现为纯电阻。建议工作频率 ≤ fSR/5。

3.2 射频电容模型

射频电容(MIM、MOM、MOS 变容管)的等效电路包含串联电阻(电极和接触)、串联电感(引线)和衬底寄生网络。标准模型为:

元件物理来源典型值范围频率影响
C0介质层本征电容0.1~10 pF主导低频容抗
Rs电极/通孔串联电阻0.1~5 Ω决定 Q 值峰值
Ls引线/接入电感10~100 pH引起自谐振
Cox下极板到衬底氧化层电容10~100 fF高频耦合路径
Rsub衬底电阻(硅)50~500 Ω损耗因子
Csub衬底耗尽层电容10~50 fF高频分流
射频 MIM 电容等效电路模型(含衬底网络) Port1 Ls Rs C0 Port2 Cox Rsub Csub 衬底(Substrate) Cox、Rsub、Csub 构成衬底寄生网络,在高频时显著降低 Q 值
工艺角敏感性:MIM 电容的 C0 随介质厚度工艺角变化 ±15%;Rs 随金属电阻率工艺角变化 ±20%。在工艺角仿真中必须同时扫描 C0 和 Rs 的极值组合。

3.3 射频电感模型

平面螺旋电感是射频设计中最重要的无源器件。其完整等效电路包含:

  • Ls:主电感值(螺旋自感 + 互耦)
  • Rs:串联电阻(趋肤效应 + 邻近效应)
  • Cox:金属到衬底的氧化层电容
  • Cs:线圈匝间寄生电容
  • Rsub / Csub:衬底 RC 网络
片上螺旋电感 π 型等效电路模型 Port1 Ls Rs Cs Port2 Cox1 Rsub1 Csub1 Cox2 Rsub2 Csub2 π 型模型:Cox、Rsub、Csub 对称分布在 Port1 和 Port2 侧

3.4 关键品质因数与自谐振频率

无源器件的射频性能由以下两个核心指标衡量:

参数定义计算公式典型目标
Q (品质因数)储能与耗能之比Q = Im(Z)/Re(Z) 或 Q = ωL/Rs电感 Q > 10;电容 Q > 30
fSR (自谐振频率)器件从感性/容性变为纯阻性的频率fSR = 1/(2π√(Ls·Cp))fSR > 3× 工作频率
Q 值优化策略:
• 电感:增大金属厚度(降低 Rs)、采用差分结构(抑制衬底损耗)
• 电容:使用高 k 介质(增大 C0 密度)、减小下极板面积(降低 Cox)
• 电阻:采用多指结构(降低 Ls)、使用高电阻率衬底(降低 Cp)

3.5 工艺角对无源器件的影响

在工艺角仿真中,无源器件参数随工艺波动呈现以下变化规律:

  • TT (典型):标称值,用于标称设计
  • FF (快-快):金属厚度偏厚、介质厚度偏薄 → Ls 偏小、C0 偏大、Rs 偏小
  • SS (慢-慢):金属厚度偏薄、介质厚度偏厚 → Ls 偏大、C0 偏小、Rs 偏大
  • FS / SF:不对称工艺角,影响匹配精度
工艺角对无源器件参数的影响趋势 工艺角 Ls C0 Rs FF ↓ 偏小 ↑ 偏大 ↓ 偏小 SS ↑ 偏大 ↓ 偏小 ↑ 偏大 工艺角仿真需覆盖 FF/SS 极值,确保谐振频率和 Q 值在规格内

3.6 建模流程与验证

射频无源器件的建模通常遵循以下步骤:

  1. 电磁仿真 (EM Simulation):使用 HFSS / Momentum / EMX 提取 S 参数
  2. 等效电路拟合:将 S 参数转换为 π 型或 T 型等效电路元件值
  3. 工艺角扫描:在 FF/SS/FS/SF 工艺角下重复步骤 1-2
  4. 模型验证:对比等效电路与 EM 仿真的 Q 值、fSR 误差 < 5%
  5. PDK 集成:将 Scalable 模型写入 PDK,支持参数化调用
工程经验:对于电感,建议在版图绘制时预留 DRC 冗余(金属宽度 +10%),以吸收工艺角波动。对于电容,采用共质心布局可改善匹配精度至 0.1%。