2. 薄膜应力基础：应力定义、类型与器件影响

在LPCVD工艺中，薄膜应力是决定器件可靠性与良率的核心参数。应力不仅影响薄膜的附着力和形貌，还会直接改变衬底的能带结构，进而影响载流子迁移率。本节从力学定义出发，系统阐述应力的分类、表征方法及其对微电子器件的具体影响。

2.1 应力的力学定义与数学描述

薄膜应力本质上是一种残余应力，通常用 σ 表示，单位为 Pa（N/m²）或 dyn/cm²。在薄膜力学中，应力定义为薄膜单位横截面积上所受的内力。对于各向同性薄膜，平面内应力可简化为双轴应力状态。

应力与应变的关系遵循广义胡克定律：

σ = E · ε / (1 - ν)

其中：

• σ — 薄膜应力（Pa）
• E — 薄膜的杨氏模量（GPa）
• ε — 薄膜应变（无量纲）
• ν — 薄膜的泊松比

在实际工艺中，应力通常通过测量衬底曲率半径的变化来间接计算，即 Stoney 公式：

σ = (E_s · t_s²) / (6 · (1 - ν_s) · t_f · R)

其中下标 s 代表衬底，f 代表薄膜，R 为曲率半径变化量。

2.2 应力类型：张应力与压应力

根据内力的方向与作用效果，薄膜应力分为张应力（Tensile Stress）和压应力（Compressive Stress）两种基本类型。下表对比了二者的核心特征：

2.3 应力对器件性能的影响

薄膜应力对微电子器件的电学性能、机械可靠性和长期稳定性均有显著影响。以下是应力在关键器件结构中的具体作用机制：

2.3.1 对MOSFET沟道载流子迁移率的影响

应力可以改变硅的能带结构，从而影响载流子的有效质量和散射机制。这一效应被广泛应用于应力工程（Strain Engineering）中：

• 张应力（沿沟道方向）：在NMOS中提升电子迁移率（~20%~50%），因为张应力使硅导带简并度降低，减小电子有效质量。
• 压应力（沿沟道方向）：在PMOS中提升空穴迁移率（~30%~60%），因为压应力使价带轻空穴与重空穴带分离，降低空穴有效质量。
• 垂直应力：过大的垂直应力会导致栅氧化层界面态密度增加，引起阈值电压漂移和栅漏电流增大。

2.3.2 对互连与金属化层的影响

在BEOL（后段制程）中，金属互连线的应力直接影响电迁移（EM）和应力迁移（SM）寿命：

2.3.3 对MEMS与压电器件的影响

对于MEMS（微机电系统）和压电薄膜器件，应力直接决定机械结构的谐振频率、灵敏度和线性度：

• 残余张应力：提高悬臂梁或薄膜的谐振频率，但过大会导致结构脆性断裂。
• 残余压应力：导致薄膜屈曲（Buckling），使器件失去设计形状和功能。
• 应力梯度：沿薄膜厚度方向的应力变化会引起结构弯曲，影响MEMS开关的接触力。

2.4 应力表征与测试方法概述

在LPCVD工艺中，常用的薄膜应力测试方法包括：

1. 衬底曲率法：利用激光扫描或光学干涉测量沉积前后衬底的曲率变化，通过Stoney公式计算应力。这是最广泛使用的在线监测方法。
2. X射线衍射（XRD）：通过测量薄膜晶格间距的变化，直接计算晶格应变，进而得到应力。适用于结晶薄膜。
3. 拉曼光谱：利用声子频率对应变的敏感性，实现微区应力测量，空间分辨率可达1 μm。
4. 纳米压痕：通过载荷-位移曲线提取薄膜的硬度和模量，间接评估应力状态。

2.5 应力与工艺参数的关联

LPCVD工艺中，影响薄膜应力的关键参数包括：