3. 薄膜应力基础：应力定义与分类
薄膜应力是物理气相沉积（PVD）过程中不可避免的物理现象，它直接影响薄膜的附着力、硬度、电学性能及器件可靠性。理解应力的定义、分类及其对性能的影响，是调控基底偏压以优化薄膜质量的理论基础。
3.1 应力的定义与表征
薄膜应力定义为薄膜单位截面积上所承受的内力，通常用符号 σ 表示，单位为 Pa（N/m²）或 GPa。在薄膜-基底体系中，应力表现为薄膜试图收缩或膨胀的趋势，导致基底发生弯曲。
核心公式：Stoney 方程
通过测量基底曲率半径变化计算薄膜应力：
通过测量基底曲率半径变化计算薄膜应力：
σ_f = (E_s · t_s²) / (6 · (1 - ν_s) · t_f · R)- σ_f — 薄膜应力
- E_s — 基底杨氏模量
- ν_s — 基底泊松比
- t_s — 基底厚度
- t_f — 薄膜厚度
- R — 基底曲率半径
3.2 薄膜应力的三大分类
根据产生机理，薄膜应力可分为热应力、本征应力和外延应力三大类。在 PVD 过程中，这三类应力往往同时存在，共同决定薄膜的最终应力状态。
| 应力类型 | 产生原因 | 主要影响因素 | 典型量级 |
|---|---|---|---|
| 热应力 | 薄膜与基底热膨胀系数差异，沉积温度与室温温差 | 沉积温度、基底材料、冷却速率 | 0.1 ~ 1 GPa |
| 本征应力 | 薄膜生长过程中的微观结构演变、缺陷、晶界 | 沉积速率、偏压、离子能量、气体压力 | 0.5 ~ 5 GPa |
| 外延应力 | 薄膜与基底晶格常数失配 | 晶格失配度、薄膜厚度、界面结构 | 0.1 ~ 3 GPa |
3.2.1 热应力 (Thermal Stress)
热应力是薄膜从沉积温度冷却至室温时，由于薄膜与基底热膨胀系数（CTE）不同而产生的应力。热应力可通过下式计算：
σ_thermal = (α_f - α_s) · (T_dep - T_room) · E_f / (1 - ν_f)其中 α_f 和 α_s 分别为薄膜和基底的热膨胀系数，T_dep 为沉积温度，T_room 为室温，E_f 和 ν_f 为薄膜的杨氏模量和泊松比。
工程提示： 当 α_f > α_s 时，冷却后薄膜受张应力；当 α_f < α_s 时，薄膜受压应力。选择与基底 CTE 匹配的薄膜材料，或优化沉积温度，可有效降低热应力。
3.2.2 本征应力 (Intrinsic Stress)
本征应力是薄膜生长过程中由微观结构缺陷引起的应力，与基底无关。它是 PVD 工艺中最可控的应力成分，也是基底偏压调控的主要对象。
- 原子钉扎效应： 沉积原子在表面扩散受限，形成非平衡结构，产生压应力
- 晶界效应： 晶界处原子排列紊乱，产生张应力
- 离子轰击效应： 高能离子注入或原子级联碰撞，产生压应力
- 空位与间隙原子： 点缺陷浓度影响应力状态
3.2.3 外延应力 (Epitaxial Stress)
外延应力主要出现在单晶薄膜外延生长中，由薄膜与基底晶格常数不匹配引起。当薄膜晶格常数大于基底时，薄膜受压应力；反之受张应力。外延应力随薄膜厚度增加而累积，当超过临界厚度时，会通过位错等缺陷释放。
注意： 在 PVD 多晶薄膜中，外延应力通常较小，但在特定取向生长或界面有序化时仍不可忽略。基底偏压可通过改变成核取向间接影响外延应力。
3.3 应力对薄膜性能的影响
薄膜应力直接影响器件的可靠性和功能性能。下表总结了应力对关键性能的影响规律：
| 性能指标 | 压应力的影响 | 张应力的影响 | 工程关注点 |
|---|---|---|---|
| 附着力 | 适度压应力有利于界面结合，过大则导致起泡 | 张应力易引发界面裂纹和脱层 | 应力平衡是附着力的关键 |
| 硬度 | 压应力抑制位错运动，提高表观硬度 | 张应力降低硬度，促进裂纹扩展 | 压应力可提升耐磨性 |
| 电学性能 | 压应力改变能带结构，影响载流子迁移率 | 张应力增大电阻率，降低导电性 | 半导体器件需精确控制 |
| 光学性能 | 压应力改变折射率和带隙 | 张应力引起光散射和吸收增加 | 光学薄膜需应力匹配 |
3.4 应力调控的工程意义
在 PVD 工艺中，基底偏压是调控薄膜应力的最有效手段之一。通过改变偏压大小和波形，可以精确控制离子能量和轰击强度，从而在原子尺度上调节薄膜的微观结构和应力状态。
偏压调控应力要点：
- 低偏压（0 ~ -50 V）： 离子能量低，原子扩散占主导，薄膜倾向于张应力
- 中偏压（-50 ~ -200 V）： 离子轰击增强，压应力成分增加，可实现应力平衡
- 高偏压（> -200 V）： 强离子轰击，薄膜致密化，压应力显著增大
- 脉冲偏压： 可独立调控离子能量和离子通量，实现应力精细调控