反应腔室基板加热均匀性对CVD膜厚分布影响分析 - 第1节

1.1 化学气相沉积（CVD）工艺简介

化学气相沉积（Chemical Vapor Deposition, CVD）是一种利用气态前驱体在加热基板表面发生化学反应，生成固态薄膜的真空镀膜技术。该工艺广泛应用于半导体制造、光电子器件、MEMS 及先进封装领域，是制备 SiO₂、Si₃N₄、多晶硅、金属钨等关键薄膜材料的主流方法。

CVD 工艺的核心流程可归纳为以下步骤：

1. 前驱体输运：反应气体（如 SiH₄、NH₃、WF₆）通过质量流量控制器（MFC）精确计量后，由载气（N₂、Ar）携带进入反应腔室。
2. 气相反应：在加热环境下，前驱体在气相中发生部分分解或预反应，生成活性中间体。
3. 表面吸附与扩散：活性物种吸附在基板表面，并在表面温度场驱动下迁移至反应位点。
4. 表面反应与成膜：吸附物种在基板表面发生化学反应，生成固态薄膜并释放副产物。
5. 副产物脱附与排出：反应副产物（如 H₂、HCl）从表面脱附，随抽气系统排出腔室。

1.2 膜厚均匀性的重要性

膜厚均匀性是衡量 CVD 工艺质量的核心指标之一，通常用以下参数表征：

• 片内均匀性（Within-Wafer Uniformity, WiW）：同一晶圆上不同位置的膜厚偏差，常用公式：WiW = (T_max - T_min) / (2 × T_avg) × 100%。
• 片间均匀性（Wafer-to-Wafer Uniformity, WtW）：同一批次中不同晶圆之间的膜厚偏差。
• 批次均匀性（Run-to-Run Uniformity, RtR）：不同工艺批次之间的膜厚重复性。

1.3 加热均匀性的核心地位

在 CVD 工艺中，基板加热均匀性是决定膜厚分布的首要物理因素。其核心地位体现在以下三个层面：

1.3.1 温度对反应速率的指数影响

CVD 表面反应速率遵循阿伦尼乌斯公式：

k = A · exp(-Ea / (R · T))

其中：
k  = 表面反应速率常数
A  = 指前因子
Ea = 反应活化能（典型值 50~200 kJ/mol）
R  = 理想气体常数（8.314 J/(mol·K)）
T  = 基板温度（K）

当 Ea = 100 kJ/mol、T = 700 K 时，温度偏差 ΔT = +5°C 会导致反应速率增加约 8%。这意味着基板边缘与中心若存在 5°C 温差，膜厚偏差将直接超过 8%。

1.3.2 加热均匀性影响表面扩散与台阶覆盖

表面扩散系数 D_s 同样强烈依赖于温度：

D_s = D_0 · exp(-E_diff / (R · T))

E_diff = 表面扩散活化能（通常为 20~50 kJ/mol）

温度不均匀会导致表面扩散能力差异，进而影响薄膜的台阶覆盖能力（Step Coverage）和填孔质量。在深宽比 > 5:1 的沟槽结构中，加热不均匀会显著加剧顶部“夹断”效应。

1.3.3 加热均匀性对工艺窗口的约束