2. TLB 基本原理

TLB（Translation Lookaside Buffer，页表缓存）是 CPU 内部一个容量极小但速度极快的硬件缓存，专门用于加速虚拟地址到物理地址的转换过程。理解 TLB 的工作原理，是掌握大页内存性能优势的前提。

2.1 TLB 的作用：地址转换的“快表”

现代操作系统采用虚拟内存管理，每个进程拥有独立的虚拟地址空间。CPU 执行指令时，发出的地址是虚拟地址（VA），必须经过 MMU（Memory Management Unit）转换为物理地址（PA）才能访问内存。这个转换过程需要查询页表——一个存储在内存中的多级数据结构。

页表查询本身需要多次内存访问（例如 x86_64 架构下 4 级页表需要 4 次内存读取），开销极大。TLB 正是为了解决这个性能瓶颈而设计的：它缓存了最近使用的虚拟页号到物理页号的映射关系。

2.2 TLB Miss 对性能的影响

当 TLB 中不存在所需的虚拟-物理地址映射时，发生 TLB Miss。此时 CPU 必须执行完整的页表遍历（Page Walk），从内存中逐级读取页表项。这个过程带来的性能损失是巨大的。

TLB Miss 的代价在以下场景中尤为突出：

• 大内存工作集：应用访问的内存范围超过 TLB 覆盖范围（例如 4KB 页表下，TLB 仅覆盖 2MB-4MB 内存）。
• 随机访问模式：内存访问模式缺乏空间局部性，TLB 缓存无法有效预取。
• 多进程/多线程：进程切换导致 TLB 刷新（TLB Shootdown），后续访问全部 Miss。

2.3 大页内存如何减少 TLB Miss

大页内存（Huge Pages）的核心思想是增大页表映射的粒度，使得单个 TLB 表项能够覆盖更大的连续物理内存区域。这是解决 TLB Miss 最直接、最有效的硬件级优化手段。

大页内存减少 TLB Miss 的具体机制体现在以下三个层面：

1. 扩大单表项覆盖范围：以 x86_64 架构为例，标准页大小为 4KB，2MB 大页的单表项覆盖范围是前者的 512 倍，1GB 大页则是 262144 倍。
2. 减少页表层级：使用 2MB 大页时，页表从 4 级降为 3 级（跳过最后一级页表）；使用 1GB 大页时降为 2 级。页表遍历的内存访问次数从 4 次减少为 3 次或 2 次。
3. 提升 TLB 命中率：对于固定大小的 TLB（例如 L1 TLB 64 个表项），使用大页后覆盖的内存范围呈线性增长，工作集命中概率大幅提升。

2.4 大页与 TLB 的协同工作模型

下图展示了大页内存如何与 TLB 协同工作，实现高效的地址转换：

从上述模型可以看出，大页内存从两个维度优化了地址转换性能：

• 横向扩展：单个 TLB 表项覆盖更大的内存范围，减少所需表项总数。
• 纵向减层：减少页表层级，降低 TLB Miss 后的页表遍历代价。