2. 多核CPU架构基础：NUMA与UMA架构的区别、CPU缓存层级（L1/L2/L3）、缓存一致性协议（MESI）简介
在深入DPDK多核调度优化之前，必须理解现代CPU的硬件架构基础。DPDK的性能瓶颈往往不是算法复杂度，而是内存访问延迟和缓存失效。本节将系统讲解NUMA与UMA架构、CPU缓存层级以及缓存一致性协议MESI，这些是后续CPU绑定和亲和性调参的理论基石。
2.1 UMA与NUMA架构对比
传统对称多处理（SMP）系统采用UMA（Uniform Memory Access，统一内存访问）架构，所有CPU核心通过共享总线访问同一物理内存，访问延迟一致。然而，随着核心数量增加，共享总线成为瓶颈，催生了NUMA（Non-Uniform Memory Access，非统一内存访问）架构。
关键认知：在NUMA系统中，每个CPU插槽（Node）拥有本地内存，访问本地内存的速度远快于访问远端内存。DPDK应用必须感知NUMA拓扑，否则跨节点内存访问将导致严重的性能下降（延迟增加30%-70%）。
DPDK实践提示：使用
lspci -vvv 和 lstopo 命令可以查看网卡所属的NUMA节点。DPDK的 rte_eth_dev_socket_id() 函数可获取设备所在Socket ID，用于后续的内存分配和线程绑定。
| 特性 | UMA（统一内存访问） | NUMA（非统一内存访问） |
|---|---|---|
| 内存访问延迟 | 所有核心访问延迟一致 | 本地内存快，远端内存慢 |
| 内存带宽 | 受限于共享总线带宽 | 每个节点独立内存带宽，可扩展 |
| 扩展性 | 较差，核心数增多时总线竞争严重 | 优秀，支持数百核心 |
| 编程复杂度 | 低，无需感知拓扑 | 高，需考虑内存亲和性 |
| 典型应用场景 | 嵌入式、低核心数系统 | 服务器、数据中心、DPDK |
2.2 CPU缓存层级结构
现代CPU采用多级缓存（Cache）来弥合CPU与内存之间的速度差距。缓存层级从快到慢、从大到小排列：L1 → L2 → L3 → 主存。DPDK的缓存亲和性优化本质上是最大化L1/L2缓存命中率，减少L3和主存访问。
| 缓存层级 | 典型大小 | 访问延迟（CPU周期） | 共享范围 | DPDK优化关注点 |
|---|---|---|---|---|
| L1 Cache | 32KB - 64KB（每核心） | 3-5 周期 | 私有（每核心独享） | 数据结构对齐、热数据紧凑 |
| L2 Cache | 256KB - 1MB（每核心） | 10-20 周期 | 私有或小集群共享 | 避免伪共享（False Sharing） |
| L3 Cache | 8MB - 64MB（所有核心共享） | 30-50 周期 | 所有核心共享 | 减少跨核心数据竞争 |
| 主存（DRAM） | GB 级别 | 100-300 周期 | 全局 | NUMA本地分配、大页内存 |
伪共享（False Sharing）陷阱：当两个不同核心修改位于同一缓存行（Cache Line，通常64字节）的不同变量时，即使变量逻辑上无关，也会导致缓存行在核心间频繁失效，引发严重的性能抖动。DPDK中常使用
__rte_cache_aligned 宏来对齐数据结构，避免伪共享。
2.3 缓存一致性协议（MESI）
在多核系统中，每个核心拥有私有L1/L2缓存，当多个核心同时访问同一内存地址时，必须保证缓存数据的一致性。MESI协议是应用最广泛的缓存一致性协议，定义了四种缓存行状态。
MESI协议核心思想：每个缓存行标记为四种状态之一，通过总线嗅探（Bus Snooping）机制监听其他核心的读写操作，在状态转换时执行相应动作，确保所有核心看到一致的数据视图。
| 状态 | 全称 | 含义 | 该核心数据是否有效 | 其他核心数据是否有效 | 与主存是否一致 |
|---|---|---|---|---|---|
| M | Modified（已修改） | 该核心独占且已修改 | 是 | 无效 | 不一致（脏数据） |
| E | Exclusive（独占） | 该核心独占且未修改 | 是 | 无效 | 一致 |
| S | Shared（共享） | 多个核心共享且未修改 | 是 | 有效 | 一致 |
| I | Invalid（无效） | 缓存行无效 | 否 | 可能有效 | 无关 |
2.4 本章小结与DPDK优化启示
- NUMA感知：DPDK应用必须绑定线程到网卡所在NUMA节点，使用
rte_malloc_socket()分配本地内存，避免跨节点访问。 - 缓存层级利用：热数据应尽量紧凑以适配L1缓存大小（32KB），使用
__rte_cache_aligned对齐避免伪共享。 - MESI协议规避：优先使用per-core数据结构，减少跨核心共享变量的写操作，降低缓存一致性协议的开销。
- 工具验证：使用
perf stat -e cache-misses,cache-references和lstopo验证优化效果。