3. TAP控制器详解：TAP状态机与关键状态转换
TAP（Test Access Port，测试访问端口）控制器是IEEE 1149.1标准的核心控制单元，它是一个16状态的有限状态机（FSM）。所有边界扫描操作——指令加载、数据移位、捕获与更新——均由TAP控制器通过TCK（测试时钟）和TMS（测试模式选择）信号驱动完成。本节将深入剖析TAP状态机的完整结构，并重点讲解Test-Logic-Reset、Run-Test/Idle、Shift-DR、Update-DR等关键状态的功能与转换逻辑。
3.1 TAP状态机总览
TAP状态机由16个状态组成，分为两个主要分支：指令寄存器（IR）分支和数据寄存器（DR）分支。每个分支都包含捕获（Capture）、移位（Shift）、暂停（Pause）和更新（Update）四个核心操作阶段。状态转换完全由TMS信号在TCK上升沿时的逻辑电平决定。
3.2 关键状态详解
3.2.1 Test-Logic-Reset（测试逻辑复位）
Test-Logic-Reset 是TAP控制器的上电默认状态。在此状态下，边界扫描电路被禁用，芯片正常工作，TDO输出为高阻态。该状态具有最高的优先级，只要TMS保持高电平（TMS=1）连续5个TCK周期，无论当前处于任何状态，TAP控制器都会强制回到此状态。
| 属性 | 描述 |
|---|---|
| 状态编码 | 所有TAP状态机路径的根状态 |
| 进入条件 | 上电复位；TMS=1持续5个TCK周期 |
| TDO状态 | 高阻态（High-Z） |
| 指令寄存器 | 强制加载IDCODE或BYPASS指令（取决于器件实现） |
| 典型应用 | 测试结束后的安全退出；异常恢复 |
3.2.2 Run-Test/Idle（运行测试/空闲）
Run-Test/Idle 是TAP控制器在非活动测试周期内的“空闲”状态。在此状态下，如果当前指令是IDCODE或BYPASS，则芯片处于正常功能模式；如果当前指令是EXTEST或INTEST，则在此状态下执行测试动作（如驱动输出引脚、采集输入信号）。
- 自环特性： 只要TMS保持低电平（TMS=0），TAP控制器将一直停留在Run-Test/Idle状态，持续执行当前指令定义的测试操作。
- 退出条件： TMS=1时，TAP控制器进入Select-DR-Scan状态，开始新的数据寄存器扫描序列。
- 与Test-Logic-Reset的区别： Run-Test/Idle不会复位指令寄存器，而是保持当前指令继续执行；Test-Logic-Reset则会强制复位。
3.2.3 Shift-DR（数据寄存器移位）
Shift-DR 是数据扫描操作的核心状态。在此状态下，每个TCK上升沿都会将TDI引脚上的数据移入当前选中的数据寄存器，同时将数据寄存器中的当前位从TDO引脚移出。这是边界扫描测试中数据吞吐量最大的状态。
- 在Shift-DR状态下，TDI→数据寄存器→TDO形成一条串行移位路径。
- 移位长度由当前指令选择的数据寄存器长度决定（例如：边界扫描寄存器长度 = 芯片引脚数 × 3 + 1）。
- TMS=0时，TAP控制器停留在Shift-DR状态，继续移位；TMS=1时，退出到Exit1-DR状态。
- 移位完成后，必须经过Update-DR状态才能将新数据加载到并行输出端。
3.2.4 Update-DR（数据寄存器更新）
Update-DR 是数据扫描序列的“提交”阶段。在此状态下，移位寄存器中已完整移入的数据被并行加载到数据寄存器的并行输出端（即更新到边界扫描单元的更新寄存器中），从而改变芯片引脚的实际驱动状态。
| 特性 | 说明 |
|---|---|
| 触发条件 | 在TCK下降沿进入Update-DR状态时执行更新操作 |
| 数据来源 | 移位寄存器（Shift-DR阶段移入的完整数据） |
| 更新目标 | 边界扫描单元的更新寄存器（Update Register） |
| 输出影响 | 立即改变输出引脚状态（EXTEST指令下） |
| 后续状态 | TMS=0 → Run-Test/Idle；TMS=1 → Select-DR-Scan |
3.3 状态转换时序示例
以下是一个完整的“加载EXTEST指令 → 移位测试向量 → 更新输出”的TAP状态转换序列示例。该序列展示了TMS信号如何驱动TAP控制器完成一次完整的边界扫描测试操作。
// 假设：芯片边界扫描寄存器长度为 10 位
// 目标：加载 EXTEST 指令（指令码 0x06），然后移入测试向量 0x3FF
// 步骤1：复位到已知状态
TMS = 1, 1, 1, 1, 1 // 5个TCK周期，强制进入 Test-Logic-Reset
// 步骤2：进入指令寄存器扫描路径
TMS = 0 // Test-Logic-Reset → Run-Test/Idle
TMS = 1 // Run-Test/Idle → Select-DR-Scan
TMS = 1 // Select-DR-Scan → Select-IR-Scan
TMS = 0 // Select-IR-Scan → Capture-IR
TMS = 0 // Capture-IR → Shift-IR
// 步骤3：移入 EXTEST 指令（假设指令寄存器长度为 4 位）
// Shift-IR 状态下，每个TCK移入1位
TDI = 0, TMS = 0 // 移入 bit0 (LSB)
TDI = 1, TMS = 0 // 移入 bit1
TDI = 1, TMS = 0 // 移入 bit2
TDI = 0, TMS = 1 // 移入 bit3 (MSB)，同时退出到 Exit1-IR
// 步骤4：更新指令寄存器
TMS = 1 // Exit1-IR → Update-IR（指令生效）
TMS = 0 // Update-IR → Run-Test/Idle
// 步骤5：进入数据寄存器扫描路径
TMS = 1 // Run-Test/Idle → Select-DR-Scan
TMS = 0 // Select-DR-Scan → Capture-DR
TMS = 0 // Capture-DR → Shift-DR
// 步骤6：移入测试向量（10位数据）
// Shift-DR 状态下，每个TCK移入1位
TDI = 1, TMS = 0 // 移入 bit0
TDI = 1, TMS = 0 // 移入 bit1
TDI = 1, TMS = 0 // 移入 bit2
TDI = 1, TMS = 0 // 移入 bit3
TDI = 1, TMS = 0 // 移入 bit4
TDI = 1, TMS = 0 // 移入 bit5
TDI = 1, TMS = 0 // 移入 bit6
TDI = 1, TMS = 0 // 移入 bit7
TDI = 1, TMS = 0 // 移入 bit8
TDI = 1, TMS = 1 // 移入 bit9，同时退出到 Exit1-DR
// 步骤7：更新数据寄存器
TMS = 1 // Exit1-DR → Update-DR（输出更新）
TMS = 0 // Update-DR → Run-Test/Idle（执行测试）
// 此时，芯片输出引脚已更新为 0x3FF 对应的电平状态
3.4 状态转换关键规则总结
| 规则编号 | 规则描述 | 工程影响 |
|---|---|---|
| R1 | 所有状态转换发生在TCK上升沿 | TMS必须在TCK上升沿前建立稳定，满足建立时间要求 |
| R2 | Test-Logic-Reset是唯一的上电默认状态 | 上电后必须等待至少5个TCK周期才能确保进入已知状态 |
| R3 | Shift-DR/IR状态下，TMS=0时持续移位 | 移位长度由数据寄存器/指令寄存器长度决定，不可提前退出 |
| R4 | Update-DR/IR在TCK下降沿执行更新 | 更新操作与移位操作在时钟不同沿执行，避免数据冲突 |
| R5 | IR分支与DR分支结构完全对称 | 掌握DR分支即可理解IR分支，只需替换寄存器类型 |
| R6 | Pause-DR/IR允许暂停移位操作 | 可用于低速控制器与高速JTAG链之间的速率匹配 |
3.5 常见工程问题与避坑指南
现象： 上电后无法读取IDCODE，TDO输出异常或一直为高阻态。
根因： 上电后未提供足够的TCK周期使TAP进入Test-Logic-Reset；或TMS信号在复位期间存在毛刺。
解决方案： 上电后先发送至少5个TCK周期且TMS=1，然后发送2个TCK周期且TMS=0进入Run-Test/Idle，再进入Select-DR-Scan读取IDCODE。
现象： 移位完成后，更新到输出引脚的数据与预期不符。
根因： 在Shift-DR状态下移位的时钟周期数不等于数据寄存器的实际长度。
解决方案： 在移位前通过读取IDCODE或边界扫描描述语言（BSDL）文件确认数据寄存器长度；移位时精确计数TCK周期数。
掌握TAP状态机的16个状态及其转换逻辑，是理解和实现IEEE 1149.1边界扫描测试的基础。在实际工程中，TAP控制器的操作通常由JTAG控制器硬件或软件库自动完成，但深入理解每个状态的功能和时序要求，对于调试复杂的JTAG链、优化测试速度以及解决兼容性问题至关重要。