1. TSV 工艺概述
1.1 TSV 定义与基本原理
硅通孔（Through Silicon Via，TSV）是一种垂直互连技术，通过在硅衬底中刻蚀出贯穿整个硅片的通孔，并在孔内填充导电材料（通常为铜或多晶硅），实现芯片正面与背面、或堆叠芯片之间的电气连接。TSV 是 3D 封装与 3D IC 集成中最核心的互连结构，其关键尺寸（Critical Dimension，CD）直接决定了电学性能、机械可靠性以及工艺良率。
TSV 核心特征： 垂直互连、最短信号路径、高带宽、低延迟、低功耗、支持异质集成。
术语提醒： 在 TSV 工艺中，关键尺寸（CD）通常指通孔的顶部直径、底部直径、深度、侧壁角度以及绝缘层/阻挡层/种子层的厚度。这些尺寸的均匀性与精度是 DRC 检查的重点。
1.2 TSV 在 3D 封装中的角色
TSV 是实现 3D 封装从“平面互连”走向“垂直堆叠”的关键使能技术。根据应用场景，TSV 在 3D 封装中扮演以下角色：
- 芯片堆叠互连： 将逻辑芯片、存储芯片、传感器等垂直堆叠，通过 TSV 实现层间信号与电源传输，显著缩短互连长度。
- 中介层（Interposer）互连： 在硅中介层中制作 TSV，连接顶部多个芯片与底部封装基板，实现高密度 2.5D 集成。
- 异质集成桥梁： 将不同工艺节点、不同功能的芯片（如 RF、MEMS、CIS）通过 TSV 集成在同一封装体内。
- 散热与电源传输： 部分 TSV 专门用于传输大电流或作为热通道，辅助芯片散热。
DRC 关注点： 不同角色对 TSV 的 CD 要求差异巨大。例如，用于电源传输的 TSV 需要更大的孔径和更厚的铜填充以降低电阻；用于高速信号的 TSV 则需要严格控制寄生电容与电感，对侧壁粗糙度和绝缘层厚度极为敏感。
1.3 关键尺寸（CD）的重要性
TSV 的关键尺寸是工艺控制与设计规则检查的核心对象。CD 的偏差会从以下维度影响器件与封装的最终性能：
| 关键尺寸参数 | 典型范围 | 对性能/可靠性的影响 |
|---|---|---|
| 顶部直径（Top CD） | 5 – 50 µm | 影响填充均匀性、凸点下金属层（UBM）对准窗口 |
| 底部直径（Bottom CD） | 3 – 40 µm | 决定深宽比（AR），影响刻蚀终点检测与底部绝缘层覆盖 |
| 深度（Depth） | 50 – 300 µm | 直接决定 TSV 电阻与电感，影响芯片减薄工艺余量 |
| 侧壁角度（Sidewall Angle） | 85° – 89° | 影响保形沉积（绝缘层/阻挡层/种子层）的均匀性 |
| 绝缘层厚度（SiO₂） | 0.5 – 2.0 µm | 决定 TSV 与衬底之间的寄生电容，影响信号完整性 |
| 铜填充空洞率 | < 1% | 空洞会导致电阻增大、电迁移失效、热应力开裂 |
CD 控制的核心矛盾： 更小的 CD 有利于提高集成密度与信号性能，但会增大深宽比（AR），使刻蚀、沉积、填充工艺难度指数级上升。DRC 规则需要在性能目标与工艺窗口之间找到平衡点。
1.4 TSV 工艺关键尺寸关系图
下图展示了 TSV 在 3D 封装中的位置以及各关键尺寸参数的物理含义：
1.5 TSV 工艺关键尺寸检查清单
在 DRC 流程中，以下 TSV 关键尺寸参数必须逐项检查并记录：
- 通孔顶部直径（Top CD）： 检查是否在设计规则规定的上下限范围内，通常允许偏差 ±5%。
- 通孔底部直径（Bottom CD）： 确认底部开口是否满足最小尺寸要求，避免刻蚀不完全。
- 通孔深度（Depth）： 结合深宽比（AR）检查，确保刻蚀速率均匀性在 wafer 级可控。
- 侧壁角度（Sidewall Angle）： 检查是否接近垂直（85°–89°），防止过度倾斜导致保形沉积失效。
- 绝缘层厚度（Insulator Thickness）： 在通孔顶部、中部、底部三个位置分别测量，确保保形覆盖。
- 阻挡层/种子层厚度： 检查底部与侧壁的连续性，防止电镀时出现缝隙。
- 铜填充空洞率： 通过 X-ray 或超声波显微镜检查，空洞面积占比需小于 1%。
- TSV 间距（Pitch）： 相邻 TSV 之间的中心距，影响热机械应力分布与串扰。
DRC 检查优先级： 在量产环境中，Top CD 与 Depth 的均匀性是最关键的监控指标，因为它们直接影响后续的 CMP 平坦化与芯片减薄工艺。建议在每片 wafer 的 edge、mid-radius、center 三个区域各取 5 个点进行 CD-SEM 测量。