1. 课程导论：Mask 在半导体制造中的核心地位、设计失效分析与工艺验证的协同必要性
1.1 Mask——半导体光刻的“原版底片”
在半导体制造流程中，光刻掩模版（Photomask，简称 Mask）是承载电路图形、决定光刻分辨率与图形保真度的核心部件。它相当于传统胶片摄影中的“底片”：设计好的芯片版图通过电子束直写或激光写入设备，精确地转移到石英基板上的铬层或相移层中，形成透光与不透光的图形区域。
Mask 的质量直接决定了晶圆上每一层电路图形的关键尺寸（CD）、套刻精度（Overlay）和缺陷密度。一颗先进制程芯片（如 7nm/5nm）往往需要 60~80 层 Mask，任何一层 Mask 的失效都可能导致整批晶圆报废。
核心地位总结： Mask 是连接 IC 设计与晶圆制造的物理桥梁，是光刻工艺的“1 倍原版”，其精度与完整性决定了芯片的良率上限。
1.2 设计失效分析与工艺验证的协同必要性
传统模式下，Mask 设计团队与工艺团队往往存在“隔墙”：设计人员关注版图规则（DRC）和光学邻近效应修正（OPC），而工艺团队关注写入、刻蚀、清洗等制造环节的窗口。这种割裂导致大量失效在制造阶段才被发现，造成返工周期长、成本高。
设计失效分析（Design FMEA / Design Rule Check + Litho Check） 需要在设计阶段就识别出潜在的图形塌陷、桥接、断线、热点（Hotspot）等风险。工艺验证（Process Qualification / Process Window Validation） 则通过实际写入、刻蚀、检验数据来确认设计假设是否成立。两者必须协同，才能实现“一次做对”的零缺陷目标。
| 维度 | 传统割裂模式 | 协同模式 |
|---|---|---|
| 失效发现时机 | 制造阶段（后知后觉） | 设计阶段（提前预警） |
| 返工成本 | 高（重新写入 + 刻蚀 + 检验） | 低（仅修改版图数据） |
| 工艺窗口 | 被动适应设计 | 主动反馈设计优化 |
| 良率影响 | 波动大，依赖经验 | 可预测，持续改善 |
协同核心理念： “Design for Manufacturing (DFM)” 在 Mask 领域的落地——设计阶段就引入工艺约束和失效模式库，工艺验证结果反向驱动设计规则迭代。
1.3 课程整体架构与学习目标
本课程共 30 章，覆盖 Mask 设计阶段从版图数据输入到最终设计放行的全流程失效分析与工艺验证方法。课程采用“理论 + 案例 + 实战工具”三位一体结构，帮助学员建立系统化的 DFM 思维。
课程架构概览
| 模块 | 章节范围 | 核心内容 |
|---|---|---|
| 基础篇 | 第 1~5 章 | Mask 制造基础、设计数据格式、失效模式分类、工艺验证基础 |
| 失效分析篇 | 第 6~15 章 | DRC 规则失效、OPC 热点、LFD 光刻失效、缺陷传递、应力与形变 |
| 工艺验证篇 | 第 16~24 章 | 写入工艺窗口、刻蚀偏差、清洗缺陷、检验策略、CD-SEM 验证 |
| 协同实战篇 | 第 25~30 章 | DFM 流程搭建、失效模式库建设、自动化验证脚本、案例复盘 |
学习目标
- 目标 1： 掌握 Mask 设计阶段常见的失效模式及其物理机理，能够独立完成设计规则检查（DRC）和光刻失效检测（LFD）的分析。
- 目标 2： 理解工艺验证的核心参数（CD、均匀性、缺陷密度、套刻精度）及其与设计参数的映射关系。
- 目标 3： 学会搭建设计失效分析与工艺验证的协同流程，能够使用脚本或工具实现自动化反馈。
- 目标 4： 通过真实案例复盘，具备在 7nm/5nm 节点 Mask 项目中识别并规避高风险失效的能力。
学习前提： 建议学员具备半导体光刻工艺基础、版图设计工具（如 Calibre、ICV）基本操作经验。本课程不涉及晶圆厂光刻机具体型号参数，但会引用通用工艺窗口概念。