2. 半导体制造基础回顾：核心工艺单元简介
在进入流片阶段的参数调试与故障定位之前，必须对半导体制造的核心工艺单元建立统一、精确的认知框架。本章将逐一回顾光刻、刻蚀、沉积、离子注入四大工艺的基本原理、关键参数及常见故障模式，为后续章节的联合策略分析奠定基础。
2.1 光刻（Photolithography）
光刻是将设计版图图形转移到晶圆表面光刻胶上的工艺，是决定器件特征尺寸（CD）的核心步骤。其基本流程包括：涂胶、软烘、对准曝光、曝光后烘烤（PEB）、显影、坚膜。
关键参数： 曝光剂量（mJ/cm²）、焦距（Focus）、对准精度（Overlay）、光刻胶厚度均匀性（< 3% 3σ）。
故障定位提示： 光刻胶残留（Scumming）通常由曝光不足或显影时间过短引起；桥接（Bridging）则多与焦距偏移或光刻胶厚度异常相关。
2.2 刻蚀（Etching）
刻蚀用于去除未被光刻胶保护的薄膜材料，分为湿法刻蚀（各向同性）和干法刻蚀（各向异性）。在先进制程中，干法刻蚀（RIE、ICP）占据主导地位。
| 刻蚀类型 | 各向异性 | 选择比 | 典型应用 |
|---|---|---|---|
| 湿法刻蚀（H₃PO₄、HF） | 低（各向同性） | 高（> 50:1） | 牺牲层去除、清洗 |
| 干法刻蚀（RIE） | 高（> 10:1） | 中等（10:1 ~ 30:1） | 栅极、浅沟槽隔离 |
| 干法刻蚀（ICP） | 极高（> 20:1） | 可调（5:1 ~ 50:1） | 高深宽比接触孔 |
常见故障： 刻蚀不足（Notching）导致残留物；过刻蚀（Over-etch）损伤衬底；微沟槽（Micro-trenching）由离子入射角异常引起。
2.3 沉积（Deposition）
沉积工艺用于在晶圆表面形成薄膜，包括物理气相沉积（PVD）、化学气相沉积（CVD）和原子层沉积（ALD）。薄膜的均匀性、台阶覆盖率和应力是核心指标。
- PVD（溅射）： 适用于金属薄膜（Al、Cu、TiN），台阶覆盖率较差（< 30%）。
- CVD（LPCVD/PECVD）： 适用于绝缘层（SiO₂、Si₃N₄），台阶覆盖率中等（50% ~ 80%）。
- ALD： 自限制反应，台阶覆盖率接近100%，适用于高k介质（HfO₂、Al₂O₃）。
参数调试关注点： 沉积速率（Å/min）、膜厚均匀性（< 5% 1σ）、应力（±200 MPa以内）、颗粒缺陷（< 0.1 颗/cm² @ > 0.1μm）。
2.4 离子注入（Ion Implantation）
离子注入用于精确控制半导体中的掺杂浓度和深度，是形成PN结、源漏区、阱区等关键结构的手段。注入参数直接影响器件阈值电压（Vth）和漏电流。
| 参数 | 典型范围 | 对器件的影响 |
|---|---|---|
| 注入能量（keV） | 0.5 ~ 200 | 决定注入深度（投影射程 Rp） |
| 注入剂量（cm⁻²） | 10¹¹ ~ 10¹⁶ | 决定掺杂浓度，影响 Vth |
| 注入角度（°） | 0 ~ 7 | 沟道效应控制，7° 倾角抑制沟道 |
| 束流（mA） | 0.1 ~ 30 | 影响产能和晶圆升温 |
故障模式： 注入剂量偏差（> 5%）导致 Vth 漂移；沟道效应导致结深异常；注入损伤（点缺陷、位错）需通过退火修复。
2.5 工艺单元间的耦合关系
在实际流片中，四大工艺并非独立运行，而是存在强耦合关系。例如：光刻的CD均匀性直接影响刻蚀的负载效应；沉积薄膜的应力会影响后续光刻的对准精度；离子注入的损伤层厚度会影响刻蚀速率。
联合策略核心思想： 参数调试不能孤立看待单一工艺单元，必须建立跨工艺的故障传播链模型。例如，光刻焦距偏移 → 刻蚀CD偏大 → 接触孔电阻升高 → 器件速度下降。
2.6 本章小结
光刻、刻蚀、沉积、离子注入构成了半导体前道工艺的四大支柱。每个工艺单元都有其独特的物理机制、关键参数和典型故障模式。在流片阶段，参数调试必须从系统角度出发，理解工艺单元间的耦合关系，才能实现高效的故障定位与联合策略制定。