3. PECVD原理：等离子体增强化学气相沉积的基本原理、射频功率与气体分解机制
在先进节点（≤28nm）的薄膜沉积工艺中，PECVD（Plasma Enhanced Chemical Vapor Deposition）通过引入射频等离子体，将传统CVD所需的数百摄氏度衬底温度降低至150–400°C，从而兼容光刻胶、低k介质及金属互连层的热预算限制。其核心在于利用等离子体中的高能电子（1–10 eV）碰撞并解离反应气体，生成活性自由基与离子，进而驱动表面化学反应。
3.1 PECVD系统基本架构与能量耦合方式
PECVD反应腔通常采用平行板电容耦合（CCP）或电感耦合（ICP）结构。CCP结构简单、大面积均匀性好，是量产主流；ICP等离子体密度更高（10¹¹–10¹² cm⁻³），适用于低损伤、高深宽比填充场景。
关键参数对比： CCP与ICP在先进节点PECVD中的典型差异。
| 参数 | CCP（电容耦合） | ICP（电感耦合） |
|---|---|---|
| 等离子体密度 (cm⁻³) | 10⁹ – 10¹⁰ | 10¹¹ – 10¹² |
| 离子能量 (eV) | 100 – 500（可调） | 10 – 50（低损伤） |
| 工作压力 (Torr) | 1 – 10 | 0.1 – 1 |
| 均匀性控制 | 电极间距/ showerhead 设计 | 线圈几何/ 多区供气 |
| 典型应用 | SiO₂, SiN, TEOS | 低k, 先进间隙填充 |
3.2 射频功率与气体分解机制
射频功率（通常为13.56 MHz）是PECVD的能量核心。功率密度直接影响电子温度（Tₑ）、等离子体密度（nₑ）以及离子轰击能量，进而决定薄膜的沉积速率、密度、应力及均匀性。
3.2.1 电子碰撞分解路径
以SiH₄/N₂O体系沉积SiO₂为例，等离子体中的高能电子通过以下路径产生前驱体：
- SiH₄ 解离： e⁻ + SiH₄ → SiH₃* + H* + e⁻ （主路径，生成硅烷基自由基）
- N₂O 解离： e⁻ + N₂O → N₂ + O* + e⁻ （生成氧原子自由基）
- 二次反应： SiH₃* + O* → SiO₂ (s) + 3H* （表面反应生成薄膜）
工艺提示： 射频功率密度通常控制在 0.1–1.0 W/cm²。功率过低导致解离不充分、沉积速率慢；功率过高则引发气相成核（颗粒污染）和离子轰击损伤（薄膜致密化但应力增大）。
3.2.2 功率对薄膜均匀性的影响
射频功率的空间分布与腔体驻波效应、电极边缘效应密切相关。在300mm及以上晶圆中，需采用多区射频供电或频率调谐（如双频PECVD：低频400 kHz调控离子能量，高频13.56 MHz调控等离子体密度）来改善径向均匀性。
| 射频参数 | 对等离子体的影响 | 对薄膜均匀性的影响 |
|---|---|---|
| 功率密度 ↑ | nₑ ↑, Tₑ ↑, 解离率 ↑ | 沉积速率↑，但中心/边缘差异可能增大 |
| 频率 ↑ (13.56→40.68 MHz) | 电子温度↓，等离子体更均匀 | 改善边缘薄化效应 |
| 脉冲RF | 降低平均离子能量，减少损伤 | 改善高深宽比结构内的阶梯覆盖 |
| 双频 (LF+HF) | 独立控制离子能量与密度 | 应力可调，均匀性优化 |
3.3 等离子体均匀性调控策略
在先进节点（≤28nm）中，PECVD薄膜的片内均匀性（WIWNU）要求通常 < 3%（1σ）。影响均匀性的关键因素包括：
- 气体分布： Showerhead 孔径与密度设计，多区独立供气（中心/边缘分区）。
- 射频场分布： 电极间距、频率选择、多路RF馈入抑制驻波效应。
- 温度场： 静电卡盘（ESC）多区加热，补偿边缘热损失。
- 泵浦对称性： 对称泵口布局与压力梯度控制。
常见工艺缺陷： 射频功率过高导致边缘等离子体密度骤降（边缘薄化）；气体流速不均引起中心富集效应（center-thick）。需通过DOE（实验设计）优化功率/压力/间距的交互作用。
3.4 典型PECVD工艺参数窗口（以SiO₂为例）
| 参数 | 典型范围 | 对均匀性的影响 |
|---|---|---|
| 射频功率 (W) | 200 – 800 (300mm) | 功率↑ → 沉积速率↑，但中心/边缘差异↑ |
| 压力 (Torr) | 2 – 8 | 压力↑ → 等离子体收缩，边缘均匀性↓ |
| 电极间距 (mm) | 8 – 20 | 间距↑ → 等离子体扩展，均匀性↑但速率↓ |
| 衬底温度 (°C) | 200 – 400 | 温度↑ → 表面迁移率↑，填充能力↑ |
| SiH₄/N₂O 流量比 | 1:10 – 1:50 | 比例↑ → 富硅膜，折射率↑ |
通过精确调控射频功率与气体分解路径，PECVD能够在低温下实现高均匀性、低应力的薄膜沉积，是先进节点中ILD（层间介质）、侧墙（Spacer）、硬掩模（Hardmask）等关键工艺的基石。