4. 传统ESD防护结构：GGNMOS、GCNMOS、SCR结构原理与I-V特性
在3D集成工艺中，静电放电（ESD）防护结构的设计直接决定了芯片的鲁棒性与可靠性。本章深入剖析三种最经典的传统ESD防护器件——栅接地NMOS（GGNMOS）、栅耦合NMOS（GCNMOS）以及可控硅整流器（SCR）——的工作原理、触发机制与I-V特性曲线，为后续3D集成中的应力优化奠定基础。
4.1 GGNMOS（栅接地NMOS）
GGNMOS是最基础、应用最广泛的片上ESD防护结构。其核心特征是将NMOS的栅极、源极与衬底短接至地（VSS），漏极接至被保护的I/O焊盘或电源线。
关键原理： GGNMOS利用寄生双极结型晶体管（BJT）的击穿与回滞效应泄放ESD电流。当漏极承受正向ESD应力时，漏-衬底PN结发生雪崩击穿，产生电子-空穴对；空穴流经衬底电阻Rsub形成压降，当该压降超过约0.7V时，寄生NPN管（源极-衬底-漏极）开启，进入低阻抗回滞区，将大电流从漏极泄放至源极。
4.1.1 结构剖面与寄生元件
4.1.2 I-V特性曲线
GGNMOS的I-V特性呈现典型的“回滞”（Snapback）现象，包含以下关键参数：
| 参数 | 符号 | 物理含义 | 典型值（0.18μm工艺） |
|---|---|---|---|
| 触发电压 | Vt1 | 寄生BJT开启时的漏-源电压 | 6~8 V |
| 触发电流 | It1 | 触发BJT所需的最小电流 | 1~5 mA |
| 维持电压 | Vh | 回滞后的低阻抗维持电压 | 3~5 V |
| 维持电流 | Ih | 维持低阻抗状态的最小电流 | 10~50 mA |
| 二次击穿电流 | It2 | 器件热失效前的最大泄放电流 | 0.5~2 A |
设计要点： 在3D集成中，GGNMOS的维持电压Vh必须高于工作电压VDD，否则会导致闩锁（Latch-up）风险。通常通过调整沟道长度、源/漏注入剂量或使用镇流电阻来优化Vh。
4.2 GCNMOS（栅耦合NMOS）
GCNMOS在GGNMOS的基础上，在栅极与漏极之间引入一个耦合电容（通常由金属-氧化物-金属MOM电容或MOS电容实现），并在栅极与地之间并联一个电阻Rgate。这种结构利用电容耦合效应在ESD事件发生时瞬间抬升栅压，加速寄生BJT的开启。
4.2.1 工作原理与加速机制
当ESD脉冲到达漏极时，快速上升的电压（dV/dt）通过耦合电容Cc在栅极感应出正电压Vg。该电压使沟道部分开启，形成额外的沟道电流，加速衬底空穴的积累，从而降低Vt1，使寄生BJT更快进入回滞状态。
4.2.2 GGNMOS与GCNMOS对比
| 特性 | GGNMOS | GCNMOS |
|---|---|---|
| 触发电压 Vt1 | 较高（依赖雪崩击穿） | 较低（栅耦合辅助触发） |
| 响应速度 | 较慢（需积累空穴） | 较快（沟道预开启） |
| 栅极结构 | 直接接地 | 通过Rgate接地 + 耦合电容 |
| 面积开销 | 小 | 中等（需额外电容） |
| 适用场景 | 通用I/O、电源钳位 | 高速I/O、低触发电压需求 |
3D集成注意事项： GCNMOS的耦合电容在3D堆叠中可能引入额外的寄生效应，尤其是当电容位于不同晶圆层时，TSV（硅通孔）的寄生电感会削弱高频耦合效果。建议将耦合电容与NMOS置于同一晶圆层以减小寄生。
4.3 SCR（可控硅整流器）
SCR是一种具有双稳态特性的PNPN四层结构器件，在ESD防护中因其极高的单位面积电流泄放能力而备受青睐。SCR的维持电压通常较低（1~2V），导通电阻极小，非常适合大电流ESD场景。
4.3.1 结构原理与等效电路
SCR的导通机制基于PNPN四层结构的正反馈再生过程：
- 触发阶段： 阳极施加正向电压，J1结（P+/N阱）正向偏置，J2结（N阱/P衬底）反向偏置，器件处于高阻抗阻断状态。
- 雪崩击穿： 当电压达到击穿电压VBO时，J2结发生雪崩击穿，产生空穴流向阴极、电子流向阳极。
- 正反馈建立： 空穴流经P衬底电阻使NPN基极电位上升，NPN开启；NPN集电极电流又为PNP提供基极电流，形成再生反馈。
- 低阻抗导通： 两个晶体管均进入饱和区，SCR呈现极低阻抗（~1Ω），维持电压Vh低至1~2V。
4.3.2 SCR的I-V特性
SCR vs. GGNMOS 关键差异：
- 电流泄放能力： SCR的单位面积电流能力是GGNMOS的5~10倍，非常适合3D集成中高密度I/O的ESD防护。
- 维持电压： SCR的Vh通常低于1.5V，在3D堆叠中需警惕低电压闩锁风险，常通过串联电阻或分段SCR结构提升Vh。
- 触发电压： 传统SCR的VBO较高（15~30V），需通过低电压触发技术（如LVTSCR）降低至与工艺兼容的水平。
4.4 三种结构综合对比
| 参数 | GGNMOS | GCNMOS | SCR |
|---|---|---|---|
| 触发机制 | 雪崩击穿 + 寄生BJT | 栅耦合辅助 + 雪崩击穿 | PNPN正反馈再生 |
| 触发电压 Vt1 | 6~10 V | 4~7 V | 15~30 V（传统） |
| 维持电压 Vh | 3~5 V | 3~5 V | 1~2 V |
| 单位面积电流能力 | 中等 | 中等 | 高（5~10× GGNMOS） |
| 闩锁风险 | 低 | 低 | 高（需特殊设计） |
| 3D集成兼容性 | 好（结构简单） | 中等（需考虑耦合电容寄生） | 好（面积效率高） |
| 典型应用 | 电源钳位、通用I/O | 高速I/O、射频I/O | 大电流I/O、高压I/O |
3D集成选型建议： 在3D堆叠中，顶层晶圆（薄化后散热差）建议优先采用GGNMOS或GCNMOS以降低闩锁风险；底层晶圆（散热条件好）可选用SCR实现高面积效率的ESD防护。对于TSV密集区域，推荐使用GCNMOS以利用其快速响应特性抑制TSV耦合噪声。