📚 课程目录第3章热载流子注入机制

3、热载流子注入机制：CHC、DAHC 与 SHC 注入

热载流子注入（Hot Carrier Injection, HCI）是先进 CMOS 工艺中最重要的可靠性退化机制之一。根据载流子获得能量的位置与注入路径的不同，可将热载流子注入细分为三种主要机制：沟道热载流子（CHC）注入、漏极雪崩热载流子（DAHC）注入以及衬底热载流子（SHC）注入。理解这三种机制的物理图像、偏置条件及退化特征，是进行可靠性测试与寿命建模的基础。

  核心概念： 热载流子是指在高电场中获得足够动能（>3.1 eV 或 >4.7 eV，分别对应 Si-SiO₂ 界面势垒与碰撞电离阈值）的电子或空穴。它们能够越过界面势垒注入栅氧化层，或通过碰撞电离产生新的电子-空穴对，最终导致器件参数漂移。

3.1 沟道热载流子（CHC）注入

沟道热载流子（Channel Hot Carrier, CHC）注入是最经典的热载流子退化模式。在 MOSFET 处于饱和区工作时，漏端附近存在强横向电场（E_lat），载流子在沟道中被该电场加速成为“热”载流子。当载流子能量超过 Si-SiO₂ 势垒（约 3.1 eV）时，部分载流子会注入栅氧化层，造成界面态或氧化层陷阱。

偏置条件： V_GS ≈ V_DS/2（中等栅压），此时横向电场最强，沟道电流与热载流子产生率均较高。
退化特征： 主要导致阈值电压（V_th）漂移、跨导（g_m）退化以及漏电流（I_dsat）下降。
注入载流子类型： NMOS 中为热电子注入；PMOS 中为热空穴注入。
测试关注点： 最大衬底电流（I_{sub_max}）条件常被用作 CHC 加速寿命测试的应力条件。

测试提示： 在 CHC 测试中，通常将 V_DS 设置为高于额定工作电压（如 1.1×V_DD 至 1.5×V_DD），并扫描 V_GS 以找到 I_sub 峰值点。该峰值点对应的 V_GS 即为最坏应力条件。

_lat (高横向电场) 热电子注入 e 说明：CHC 注入发生在 V_GS ≈ V_DS/2 时，漏端附近横向电场最强，电子被加速获得高能量后注入栅氧化层。

3.2 漏极雪崩热载流子（DAHC）注入

漏极雪崩热载流子（Drain Avalanche Hot Carrier, DAHC）注入发生在漏极耗尽区的高电场环境中。当 V_DS 很高且 V_GS 较低（接近 V_th）时，漏端耗尽区存在极高的峰值电场，载流子在此区域发生强烈的碰撞电离（Impact Ionization），产生大量的电子-空穴对。这些二次产生的载流子同样可以被电场加速并注入栅氧化层。

偏置条件： V_GS ≈ V_th（低栅压），V_DS 高（接近或超过额定值）。
退化特征： 退化速率通常比 CHC 更快，因为碰撞电离产生的载流子数量更多，且能量分布更“热”。主要导致界面态密度（D_it）急剧增加。
注入载流子类型： 电子和空穴均可注入，取决于器件类型与偏置。NMOS 中热电子注入为主，但热空穴也可能参与。
测试关注点： 衬底电流（I_sub）在 DAHC 条件下通常很高，但并非最大值；需要关注漏极电流（I_D）与衬底电流的比值。

测试注意事项： DAHC 应力条件对器件损伤极大，测试时需严格控制应力时间与采样间隔，避免器件在首次测量前就已发生灾难性击穿。建议使用短脉冲应力（Pulsed Stress）技术来捕捉早期退化。

_GS ≈ V_th 且 V_DS 很高时发生，漏端耗尽区碰撞电离产生大量二次电子-空穴对，加剧注入。

3.3 衬底热载流子（SHC）注入

衬底热载流子（Substrate Hot Carrier, SHC）注入与前两种机制不同，其载流子来源并非沟道电流，而是来自衬底本身。当衬底偏压（V_BS）反向偏置时，衬底中的少数载流子（NMOS 中的电子）被耗尽区电场加速，获得足够能量后注入栅氧化层。SHC 注入在体硅工艺中通常较弱，但在 SOI（Silicon-On-Insulator）或衬底掺杂浓度较高的先进工艺中变得显著。

偏置条件： V_GS > V_th（沟道开启），V_BS 反向偏置（衬底负偏压），V_DS 可较低。
退化特征： 退化均匀分布在沟道区域，而非集中在漏端。主要导致 V_th 漂移和跨导退化。
注入载流子类型： 主要为少数载流子（NMOS 中为电子，PMOS 中为空穴）。
测试关注点： 衬底电流（I_sub）与衬底偏压的关系；在 SOI 器件中需特别关注埋氧层（BOX）的退化。

  工艺相关性： 在体硅 CMOS 中，SHC 通常不是主要退化机制。但在全耗尽 SOI（FDSOI）或部分耗尽 SOI（PDSOI）工艺中，由于埋氧层隔离，衬底热载流子注入可能导致背栅（Back Gate）阈值电压漂移，成为不可忽视的可靠性问题。

_BS 反向偏置衬底热电子注入说明：SHC 注入的载流子来源于衬底，在反向衬底偏压作用下被加速并注入栅氧化层，退化分布均匀。

3.4 三种注入机制的对比总结

下表从偏置条件、退化特征、测试关注点及工艺相关性等维度，对 CHC、DAHC 和 SHC 三种热载流子注入机制进行系统对比，便于测试方案设计时快速参考。

对比维度	CHC（沟道热载流子）	DAHC（漏极雪崩热载流子）	SHC（衬底热载流子）
偏置条件	V_GS ≈ V_DS/2	V_GS ≈ V_th，V_DS 高	V_GS > V_th，V_BS 反向偏置
载流子来源	沟道电流中的多数载流子	碰撞电离产生的二次载流子	衬底中的少数载流子
退化位置	集中在漏端附近	集中在漏端耗尽区	均匀分布在沟道区域
主要退化参数	V_th 漂移、g_m 退化	D_it 增加、V_th 漂移	V_th 漂移、g_m 退化
退化速率	中等	快（最恶劣）	慢（通常可忽略）
测试应力条件	I_{sub_max} 条件	I_sub 高且 V_GS 低	V_BS 反向偏置扫描
工艺相关性	所有 CMOS 工艺	短沟道、高电场工艺	SOI、高掺杂衬底工艺

3.5 测试验证中的关键考量

在实际的可靠性测试验证中，针对上述三种注入机制，需要根据器件类型与应用场景选择合适的应力条件与监测参数。以下是测试方案设计时的关键考量点：

应力条件选择： 对于常规 CMOS 逻辑工艺，CHC 是最常见的退化模式，通常以 I_{sub_max} 作为标准应力条件。对于 I/O 器件或高压器件，DAHC 可能成为主导机制，需额外关注 V_GS 接近 V_th 时的退化。
参数监测策略： 建议在应力间隔中测量 I_D-V_G 特性曲线、g_m 峰值、V_th（线性与饱和）以及 I_sub。对于 SHC 评估，需额外监测衬底电流与背栅阈值电压。
温度效应： 热载流子退化通常具有负温度系数（温度升高，退化减弱），因为高温下载流子散射增强，平均自由程减小。测试时需在室温（25°C）与高温（如 125°C）下分别进行，以提取完整的寿命模型。
模型提取： 常用的寿命模型包括基于衬底电流的“幸运电子模型”（Lucky Electron Model）和基于能量驱动的“能量模型”（Energy-Driven Model）。CHC 与 DAHC 通常适用幸运电子模型，而 SHC 更适用能量模型。

工程实践建议： 在 28nm 及以下节点，由于高 k 金属栅（HKMG）工艺的引入，热载流子退化机制变得更加复杂。建议在测试初期先进行 V_GS 与 V_DS 的二维扫描，绘制退化率等高线图，以确定最恶劣应力条件，避免遗漏 DAHC 或 SHC 的贡献。