3. 部分耗尽（PD）与全耗尽（FD）SOI：PD-SOI与FD-SOI的物理机制、浮体效应、阈值电压差异
SOI器件的核心优势来源于埋氧层（BOX）对衬底与有源层的隔离。根据有源层（硅膜）厚度与耗尽区宽度的关系，SOI MOSFET可分为部分耗尽（PD-SOI）和全耗尽（FD-SOI）两种类型。两者在物理机制、浮体效应表现以及阈值电压特性上存在本质差异，是器件选型与故障排查的关键区分点。
3.1 物理机制：耗尽层与中性体区
PD-SOI与FD-SOI的根本区别在于：前沟道耗尽区是否完全穿透整个硅膜厚度。
- PD-SOI：硅膜厚度（\(T_{Si}\)）大于源/漏结耗尽区宽度之和。沟道下方存在一个电中性的体区（Body），该区域未被耗尽，与源/漏结形成PN结隔离。
- FD-SOI：硅膜厚度（\(T_{Si}\)）足够薄，使得前栅耗尽区在器件开启前或开启时完全穿透硅膜，直达埋氧层界面。沟道下方不存在中性体区。
故障排查要点： 在工艺故障分析中，若发现器件阈值电压异常偏低且存在明显的“翘曲”效应（kink effect），应优先怀疑PD-SOI结构中的中性体区积累电荷导致浮体效应。FD-SOI由于无中性体区，通常不会出现此类现象。
工艺边界： 典型PD-SOI的硅膜厚度为100-200 nm，而FD-SOI的硅膜厚度通常小于50 nm（先进节点可低至5-10 nm）。BOX层厚度在PD-SOI中通常为100-200 nm，FD-SOI中为10-25 nm。
3.2 浮体效应（Floating Body Effect, FBE）
浮体效应是PD-SOI器件最显著的寄生效应，也是故障分析中常见的性能退化根源。由于埋氧层的隔离作用，PD-SOI的体区在电学上处于悬浮（floating）状态，没有直接的体接触。
3.2.1 浮体效应的物理机制
- 碰撞电离产生电子-空穴对： 当器件工作在饱和区时，漏端高电场导致载流子碰撞电离，产生大量电子-空穴对。
- 空穴积累： 电子被漏极收集，而空穴则流向电势最低的体区。由于体区悬浮，空穴无法被快速移除，导致体区电势（\(V_{BS}\)）升高。
- 阈值电压降低： 体区电势升高等效于施加了正向体偏置，导致阈值电压（\(V_{th}\)）下降，漏电流增大。
- 翘曲效应（Kink Effect）： 在输出特性曲线（\(I_D-V_{DS}\)）上，当\(V_{DS}\)超过某一临界值时，漏电流突然增大，形成“翘曲”或“膝点”。
故障排查警示： 浮体效应导致的翘曲效应在模拟/射频电路中会严重恶化输出电阻和增益。在数字电路中，浮体效应可能引起历史依赖效应（History Effect），即器件的开关速度依赖于前一时刻的体区电荷状态，导致时序抖动。
3.2.2 PD-SOI与FD-SOI的浮体效应对比
| 特性 | PD-SOI | FD-SOI |
|---|---|---|
| 中性体区 | 存在 | 不存在 |
| 空穴积累路径 | 体区积累，无有效移除路径 | 空穴可被源极或漏极收集（或通过体接触） |
| 翘曲效应（Kink） | 显著 | 极弱或不存在 |
| 历史效应 | 明显 | 可忽略 |
| 体接触必要性 | 通常需要（T型栅、H型栅） | 通常不需要 |
3.3 阈值电压差异
PD-SOI与FD-SOI的阈值电压（\(V_{th}\)）在物理机制和工艺控制上存在显著差异，直接影响器件的功耗和性能。
3.3.1 阈值电压的物理决定因素
- PD-SOI： \(V_{th}\)主要由栅氧化层厚度（\(T_{ox}\)）、沟道掺杂浓度（\(N_A\)）和功函数差决定。体区电势受浮体效应影响，导致\(V_{th}\)随\(V_{DS}\)变化（DIBL效应增强）。
- FD-SOI： \(V_{th}\)不仅受前栅参数影响，还受背栅（通过BOX耦合）和硅膜厚度（\(T_{Si}\)）的强烈调制。由于全耗尽，沟道电势分布更接近二维，\(V_{th}\)对\(T_{Si}\)极为敏感。
3.3.2 关键差异对比
| 参数/特性 | PD-SOI | FD-SOI |
|---|---|---|
| \(V_{th}\) 主要决定因素 | \(T_{ox}\)、\(N_A\)、功函数 | \(T_{ox}\)、\(T_{Si}\)、功函数、背栅偏置 |
| \(V_{th}\) 对 \(T_{Si}\) 敏感性 | 低（中性体区缓冲） | 高（\(T_{Si}\) 每变化1 nm，\(V_{th}\) 可变化数十mV） |
| 短沟道效应（SCE） | 较严重（需高掺杂抑制） | 天然抑制（薄膜+背栅耦合） |
| DIBL效应 | 较强（浮体效应加剧） | 较弱（无中性体区） |
| 体偏置效应 | 弱（体区悬浮，难以施加偏置） | 强（可通过背栅有效调制\(V_{th}\)） |
| 工艺波动影响 | 掺杂波动主导 | \(T_{Si}\) 波动主导 |
故障排查应用： 在FD-SOI工艺中，若发现同一晶圆上不同芯片的\(V_{th}\)一致性差，应优先排查硅膜厚度（\(T_{Si}\)）的均匀性。使用椭圆偏振光谱仪或TEM进行截面分析，确认\(T_{Si}\)波动是否在规格范围内（通常要求< ±5%）。对于PD-SOI，\(V_{th}\)波动则更多与沟道掺杂工艺（如离子注入均匀性）相关。
3.4 总结与故障排查要点
PD-SOI vs FD-SOI 故障排查速查表：
- 现象： 输出特性出现翘曲 → 排查PD-SOI浮体效应；检查体接触是否失效或缺失。
- 现象： 阈值电压随漏压剧烈变化（DIBL严重） → PD-SOI可能性大；FD-SOI的DIBL通常较弱。
- 现象： 同一晶圆Vth一致性差 → FD-SOI优先查TSi均匀性；PD-SOI优先查掺杂均匀性。
- 现象： 器件开关速度与历史状态相关（历史效应） → PD-SOI浮体效应导致；FD-SOI无此问题。
- 现象： 背栅偏置对Vth调制能力强 → 确认器件为FD-SOI；PD-SOI背栅效应极弱。
工艺设计提示： 在低功耗应用中，FD-SOI因其更优的短沟道抑制和背栅调制能力而成为首选。但在高频/射频应用中，PD-SOI因其较高的载流子迁移率（较厚的硅膜）和成熟的体接触技术（如T型栅）仍占有一席之地。故障分析时需根据具体应用场景判断失效模式。