2. 传统SPICE参数提取方法回顾：基于测试结构的I-V/C-V测量、经典模型（BSIM4/PSP）参数提取流程、局限性分析

在先进工艺节点（如7nm及以下）普及之前，基于测试结构的I-V/C-V测量与经典紧凑模型（BSIM4、PSP）的参数提取流程，构成了半导体器件建模的基石。本章将系统回顾这一传统方法的核心步骤、技术细节及其在应对新工艺挑战时暴露的固有局限。

2.1 基于测试结构的I-V/C-V测量

参数提取的第一步是获取高质量的原始电学数据。这依赖于精心设计的测试结构（Test Structures）和精确的测量技术。

2.1.1 核心测试结构

测试结构通常集成在划片槽（Scribe Line）或专用测试芯片（PCM）中，用于表征器件本征特性及寄生效应。

2.1.2 测量技术与数据预处理

I-V测量通常使用半导体参数分析仪（如Keysight B1500），通过SMU施加电压并测量电流。C-V测量则依赖LCR表或阻抗分析仪，在特定频率（如1MHz）下进行。数据预处理是保证提取精度的关键步骤。

• 开尔文（Kelvin）四线法：消除接触电阻和引线电阻对低阻值测量的影响，确保I-V数据的准确性。
• 开路/短路去嵌（Open/Short De-embedding）：通过测试专用的开路和短路结构，从测量数据中扣除焊盘（Pad）和互连线的寄生电容与电感，还原器件本征特性。
• 噪声滤波与平滑：对原始I-V曲线进行移动平均或Savitzky-Golay滤波，降低测量系统噪声对后续求导（如跨导Gm）计算的影响。

2.2 经典模型（BSIM4/PSP）参数提取流程

以BSIM4（基于阈值电压的模型）和PSP（基于表面势的模型）为代表的经典模型，其参数提取遵循一套成熟的“分步优化”流程。下图展示了BSIM4参数提取的典型流水线。

2.2.1 BSIM4 参数提取步骤详解

1. 数据准备与去嵌：对测试结构进行开路/短路去嵌，提取本征I-V/C-V数据。
2. 全局参数提取：提取与沟道长度、宽度无关的工艺参数，如栅氧化层厚度（TOXE）、沟道掺杂浓度（NDEP）等。通常通过C-V曲线拟合获得。
3. 沟道与迁移率参数提取：基于长沟道器件的I-V特性，提取阈值电压（Vth0）、迁移率（U0）及其体效应系数。
4. 源漏串联电阻（Rds）提取：利用不同沟道长度的器件，通过Rtotal vs. L曲线外推法或优化法提取Rds。
5. 输出电导与衬底电流提取：针对短沟道器件，提取CLM（沟道长度调制）、DIBL（漏致势垒降低）及衬底电流模型参数。
6. 全局优化与验证：使用Levenberg-Marquardt等算法对所有参数进行微调，使模型仿真结果与所有测试数据（I-V/C-V）的均方根误差（RMSE）最小化。

2.2.2 PSP 模型提取特点

PSP模型基于表面势，物理性更强，其提取流程与BSIM4略有不同，更强调对表面势和沟道电荷的精确拟合。

• 表面势计算：首先通过求解泊松方程，精确计算不同偏置下的表面势（φs）。
• 电荷层模型：直接拟合沟道反演层电荷（Qinv）与耗尽层电荷（Qdep），而非间接通过阈值电压。
• 对称性处理：PSP模型天然具有源漏对称性，在提取时需确保模型在Vds=0附近的光滑过渡。

2.3 局限性分析

随着工艺节点进入纳米尺度，传统参数提取方法在物理机制、计算效率和模型灵活性方面暴露出显著局限。

2.3.1 物理机制层面的局限

2.3.2 提取流程与计算效率的局限

• 分步优化的误差累积：前一步参数的提取误差会传递并放大到后续步骤。例如，Rds提取的微小误差会严重影响迁移率和沟道长度调制参数的准确性。
• 局部最优陷阱：Levenberg-Marquardt等梯度下降算法容易陷入局部最优解，导致模型在特定偏置点拟合良好，但在全局范围内预测能力差。
• 参数冗余与相关性：BSIM4模型包含超过300个参数，其中许多参数高度相关（如U0与Rds）。传统方法难以有效解耦，导致参数物理意义不明确。
• 统计建模能力不足：传统方法主要针对“典型”器件进行提取，无法高效处理工艺波动带来的“全局-局部”变异（Global/Local Variation），难以直接生成用于蒙特卡洛仿真的统计模型。

2.3.3 对先进工艺节点的适应性局限

下图直观对比了传统方法与先进节点需求之间的差距。