4. MOSFET C-V特性模型概览：栅电容、交叠电容、结电容模型及其频率依赖性

在SPICE参数提取中，C-V（电容-电压）特性是表征MOSFET栅氧化层质量、掺杂分布以及寄生效应的重要手段。与I-V特性不同，C-V特性直接反映了器件内部的电荷存储与耗尽行为。本章将系统梳理MOSFET中三类核心电容模型：本征栅电容、交叠电容与结电容，并重点讨论其频率依赖性对参数提取的影响。

核心概念提示： 在低频（如1kHz-1MHz）C-V测量中，反型层电荷能够跟随交流小信号变化；而在高频（如>1MHz）下，反型层无法响应，导致C-V曲线形态发生显著变化。理解这一频率效应是正确设定拟合参数初值的前提。

4.1 本征栅电容模型

本征栅电容（\(C_{gg}\)）是MOSFET栅极与沟道之间的总电容，其值随栅压（\(V_{gs}\)）和衬底偏压（\(V_{bs}\)）变化。在SPICE模型中，通常将其分解为栅-源电容（\(C_{gs}\)）、栅-漏电容（\(C_{gd}\)）和栅-衬底电容（\(C_{gb}\)）。

BSIM4模型中的本征电容表达式（简化）： 
// 强反型区（Vgs > Vth）
Cgs = (2/3) * W * L * Cox * (1 - (Vdsat - Vds)² / (2 * (Vgs - Vth) * Vdsat))
Cgd = (2/3) * W * L * Cox * (1 - (Vdsat)² / (2 * (Vgs - Vth) * Vdsat))
Cgb = 0

// 耗尽区（Vgs < Vth）
Cgs = 0
Cgd = 0
Cgb = W * L * Cox * (Cdep / (Cox + Cdep))

下表总结了不同工作区下本征栅电容的分布特征：

工作区 \(C_{gs}\) \(C_{gd}\) \(C_{gb}\) 物理机制
积累区（\(V_{gs} \ll V_{th}\)） ≈ 0 ≈ 0 \(C_{ox} \parallel C_{dep}\) 多数载流子堆积在栅氧化层下
耗尽区（\(V_{gs} < V_{th}\)） ≈ 0 ≈ 0 串联（\(C_{ox}, C_{dep}\)） 耗尽层展宽，电容下降
弱反型区（\(V_{gs} \approx V_{th}\)） 逐渐增加 逐渐增加 逐渐减小 反型层开始形成
强反型区（\(V_{gs} > V_{th}\)） ≈ 2/3 \(C_{ox}\) ≈ 1/3 \(C_{ox}\) ≈ 0 沟道屏蔽衬底
饱和区（\(V_{ds} > V_{dsat}\)） ≈ 2/3 \(C_{ox}\) ≈ 0 ≈ 0 沟道夹断
MOSFET本征栅电容分量随栅压变化示意图 Vgs C Vth Cgb Cgs Cgd 积累 耗尽 反型 强反型区 Cgs ≈ 2/3 Cox Cgd 在饱和区降至 0 Cgb 在耗尽区最大

4.2 交叠电容模型

交叠电容（Overlap Capacitance）源于源/漏扩散区与栅极之间的几何交叠。在深亚微米工艺中，由于侧墙（Spacer）和轻掺杂漏（LDD）结构的存在，交叠电容不再是简单的平行板电容，而是具有电压依赖性的非线性电容。

BSIM4模型使用以下参数描述交叠电容：

  • CGSO / CGDO：单位沟道宽度的栅-源/栅-漏交叠电容（F/m），用于本征交叠部分。
  • CGS1 / CGD1：轻掺杂漏（LDD）区产生的交叠电容系数。
  • CKAPPAS / CKAPPAD：源/漏交叠电容的电压依赖性系数，用于拟合C-V曲线的非线性。
参数提取陷阱： 交叠电容在C-V测量中通常表现为一个几乎不随栅压变化的“平台”电容。如果提取的CGSO/CGDO初值偏差过大（例如超过20%），会导致后续I-V拟合中迁移率退化参数（UA、UB、UC）出现系统性偏移。建议初值设定为工艺文档标称值的±10%范围内。

交叠电容的电压依赖性可表示为：

Cgs_overlap = CGSO * W + CGS1 * W * (Vgs - Vfbsd) / (1 + CKAPPAS * (Vgs - Vfbsd))
Cgd_overlap = CGDO * W + CGD1 * W * (Vgs - Vfbsd) / (1 + CKAPPAS * (Vgs - Vfbsd))

其中 \(V_{fbsd}\) 为源/漏区的平带电压，通常由工艺决定。

MOSFET交叠电容结构示意图 P型衬底（Substrate） 栅氧化层（SiO₂） 多晶硅栅极（Poly Gate） 源极 漏极 交叠区 交叠区 Spacer Spacer Cgs,overlap Cgd,overlap

4.3 结电容模型

源/漏与衬底之间的PN结电容（\(C_{js}\)、\(C_{jd}\)）在C-V特性中表现为低频下的主导电容。SPICE模型通常使用以下参数描述结电容：

  • CJ：单位面积零偏结电容（F/m²）。
  • MJ：结电容梯度系数（典型值0.3~0.5）。
  • PB：结内建电势（V）。
  • CJSW：单位长度侧壁结电容（F/m）。
  • MJSW：侧壁结电容梯度系数。

结电容的电压依赖性遵循经典公式：

Cj(V) = CJ * (1 + V / PB)^(-MJ)   // 底部结电容
Cjsw(V) = CJSW * (1 + V / PB)^(-MJSW) // 侧壁结电容
初值设定经验规则：
  • CJ：对于典型CMOS工艺，CJ初值可设为 \(1 \times 10^{-3} \sim 3 \times 10^{-3} \, \text{F/m}^2\)。
  • MJ：对于突变结，MJ ≈ 0.5；对于线性缓变结，MJ ≈ 0.33。初值建议设为0.5。
  • PB：硅工艺中PB通常在0.6~0.9V之间，初值可设为0.8V。
PN结电容随反向偏压变化曲线 反向偏压 VR (V) Cj (F) 突变结 (MJ=0.5) 线性缓变结 (MJ=0.33) Cj0 MJ 越大，电容随电压 下降越快

4.4 频率依赖性分析

C-V测量的频率选择直接影响提取参数的准确性。下图展示了MOSFET C-V特性在不同频率下的典型行为：

MOSFET C-V特性频率依赖性 Vgs C Vth 低频 (1kHz) 中频 (100kHz) 高频 (1MHz) 低频：反型层能响应交流信号 高频：反型层无法响应 C-V 曲线在反型区出现下降

频率依赖性的物理根源在于反型层载流子的产生-复合时间常数。当测量频率高于反型层响应频率时，反型层电荷无法跟随交流小信号变化，导致栅电容从 \(C_{ox}\) 下降至 \(C_{ox}\) 与 \(C_{dep}\) 的串联值。

参数提取建议：
  • 提取栅氧化层厚度（\(T_{ox}\)）时，应使用强积累区的高频C-V数据（1MHz），此时电容值等于 \(C_{ox}\)。
  • 提取掺杂浓度（\(N_{sub}\)）时，应使用耗尽区的高频C-V数据，通过C-V曲线的斜率反推。
  • 提取界面态密度（\(D_{it}\)）时，应使用低频（1kHz-10kHz）C-V数据，通过对比低频与高频曲线的差异计算。

4.5 模型参数初值设定总结

下表汇总了C-V特性拟合中关键参数的初值设定参考：

参数 物理含义 初值设定范围 提取依据
\(T_{ox}\) 栅氧化层物理厚度 工艺标称值 ± 5% 积累区高频C-V最大值
\(N_{sub}\) 衬底掺杂浓度 \(1 \times 10^{16} \sim 1 \times 10^{18} \, \text{cm}^{-3}\) 耗尽区C-V曲线斜率
CGSO / CGDO 单位宽度交叠电容 \(1 \times 10^{-10} \sim 5 \times 10^{-10} \, \text{F/m}\) 截止区C-V平台值
CJ 零偏结电容密度 \(1 \times 10^{-3} \sim 3 \times 10^{-3} \, \text{F/m}^2\) 零偏C-V测量值
MJ 结电容梯度系数 0.3 ~ 0.5 结电容随偏压变化率
PB 结内建电势 0.6 ~ 0.9 V 工艺类型（硅/锗硅）
重要提醒： 以上初值设定仅为拟合的起点。在实际参数提取流程中，必须结合I-V特性拟合结果进行迭代优化。例如，\(T_{ox}\) 的微小偏差（0.1nm）会导致迁移率提取产生5-10%的误差。建议在C-V拟合完成后，使用独立的光学测量（如椭偏仪）验证 \(T_{ox}\) 值。

通过系统理解MOSFET的栅电容、交叠电容和结电容模型，并正确考虑频率依赖性，工程师能够为后续的I-V与C-V联合拟合设定可靠的参数初值，从而显著提高SPICE模型参数提取的收敛速度与精度。

← 上一章 📖 返回目录 下一章 →