📚 课程目录第2章 C-V曲线物理原理

2. C-V 曲线物理原理：低频 C-V、高频 C-V、深耗尽状态、界面陷阱对 C-V 的影响

电容-电压（C-V）特性是表征 MOS 结构及半导体器件界面质量的核心手段。不同测试频率与偏压条件下，C-V 曲线呈现截然不同的物理响应，直接反映了载流子输运、耗尽层变化及界面态充放电行为。本节从物理机制出发，系统阐述低频 C-V、高频 C-V、深耗尽状态以及界面陷阱对 C-V 曲线的影响规律。

2.1 理想 MOS 结构的 C-V 特性基础

理想 MOS 电容由金属-氧化物-半导体三层结构构成。在忽略界面陷阱与固定电荷的前提下，其总电容为氧化层电容 \(C_{ox}\) 与半导体表面耗尽电容 \(C_s\) 的串联组合：

C_total = (C_ox * C_s) / (C_ox + C_s)

根据栅极偏压 \(V_G\) 的不同，MOS 结构可工作于三种基本状态：

偏压区域	表面状态	载流子行为	等效电容
积累区（\(V_G < V_{FB}\)）	多数载流子堆积	空穴（p-Si）或电子（n-Si）在界面聚集	\(C \approx C_{ox}\)
耗尽区（\(V_{FB} < V_G < V_{TH}\)）	表面载流子被排斥	形成耗尽层，宽度随偏压增加	\(C\) 随 \(V_G\) 单调下降
反型区（\(V_G > V_{TH}\)）	少数载流子反型	反型层形成，屏蔽耗尽层	取决于测试频率

  关键概念： 平带电压 \(V_{FB}\) 与阈值电压 \(V_{TH}\) 是 C-V 曲线上的两个特征转折点，分别对应表面势 \(\psi_s = 0\) 和 \(\psi_s = 2\phi_F\)（\(\phi_F\) 为体费米势）。

2.2 低频 C-V 特性

当测试信号频率足够低（通常 < 10 Hz 至 100 Hz 量级，取决于衬底掺杂与温度），少数载流子有足够时间通过热产生-复合过程或扩散机制跟随交流小信号变化。此时反型层中的载流子浓度能够瞬时响应栅压调制，耗尽层宽度被反型层屏蔽而不再随偏压变化。

积累区： \(C \approx C_{ox}\)，与频率无关。
耗尽区： 电容随偏压增加而下降，与理想耗尽模型一致。
反型区： 电容回升至接近 \(C_{ox}\)，因为反型层电荷完全跟随交流信号，耗尽层电容被短路。

低频 C-V 曲线呈现典型的“U 形”或“浴盆形”特征，在反型区达到与积累区相近的电容值。

SPICE 建模提示： 低频 C-V 模型通常使用准静态近似（QSA），假设载流子始终处于热平衡状态。在 SPICE 中可通过设置 CAPMOD=0 或 CAPMOD=1 配合低频参数实现。

2.3 高频 C-V 特性

当测试频率升高至 MHz 量级时，少数载流子的产生-复合速率无法跟上交流信号的快速变化。反型层中的载流子浓度被“冻结”在直流偏压决定的水平，无法对交流小信号做出响应。此时反型层不再屏蔽耗尽层，耗尽层宽度随偏压继续变化。

积累区与耗尽区： 与低频特性一致，电容值相同。
反型区： 电容不再回升，而是维持在耗尽区的最小值 \(C_{min}\) 附近，形成“平台”或缓慢下降趋势。

高频 C-V 曲线呈现“阶梯形”特征：从积累区的高电容 \(C_{ox}\) 单调下降至反型区的低电容 \(C_{min}\)，不再出现低频时的回升。

特性对比	低频 C-V	高频 C-V
测试频率范围	通常 < 100 Hz	通常 > 100 kHz
反型区电容	回升至接近 \(C_{ox}\)	维持在 \(C_{min}\)
载流子响应	少数载流子完全跟随	少数载流子无法跟随
曲线形状	U 形 / 浴盆形	阶梯形 / 单调下降
提取参数	界面陷阱密度（联合高频）	掺杂浓度、氧化层厚度、阈值电压

2.4 深耗尽状态

深耗尽（Deep Depletion）是一种非平衡状态，通常发生在栅极电压快速扫描（如脉冲 C-V 测量）或低温条件下。此时反型层尚未形成，耗尽层宽度持续扩展至超过热平衡时的最大耗尽宽度 \(W_{d,max}\)。

产生条件： 电压扫描速率远快于少数载流子的热产生速率；或温度极低导致产生率指数下降。
电容行为： 电容持续下降至远低于 \(C_{min}\) 的值，曲线呈现“过冲”式下降。
物理本质： 耗尽层宽度 \(W_d\) 随 \(\sqrt{V_G - V_{FB}}\) 关系继续增大，直至达到雪崩击穿或隧穿极限。

SPICE 建模注意： 深耗尽状态在标准 MOS 模型中通常不被显式建模，但在功率器件（如 LDMOS、VDMOS）和高压应用中不可忽略。建议使用 CAPMOD=2 或自定义 Verilog-A 模型来捕获深耗尽瞬态行为。

2.5 界面陷阱对 C-V 曲线的影响

界面陷阱（Interface Traps, \(D_{it}\)）是位于 SiO₂/Si 界面处的缺陷能级，能够在禁带中与衬底交换电荷。其充放电行为对 C-V 曲线产生显著影响，尤其在耗尽区和弱反型区。

2.5.1 界面陷阱的充放电特性

时间常数： 界面陷阱的充放电时间常数 \(\tau_{it} = 1/(\sigma v_{th} n_s)\) 随表面载流子浓度 \(n_s\) 指数变化，因此强烈依赖于偏压和温度。
频率响应： 在低频下，界面陷阱能够完全跟随交流信号，贡献额外电容 \(C_{it}\)；在高频下，陷阱无法响应，\(C_{it} \approx 0\)。

2.5.2 对 C-V 曲线的具体影响

影响区域	低频 C-V 变化	高频 C-V 变化	物理机制
耗尽区	曲线变“胖”，斜率减小	曲线轻微拉伸，\(V_{FB}\) 偏移	陷阱电荷随表面势变化，增加有效电容
弱反型区	过渡区变宽，回升提前	无明显变化	陷阱充放电与反型层形成竞争
积累区	基本无影响	基本无影响	多数载流子屏蔽界面陷阱
平带电压	正偏或负偏（取决于陷阱类型）	同左	固定陷阱电荷导致 \(V_{FB}\) 漂移

2.5.3 界面陷阱密度的提取方法

最常用的提取方法是高低频电容法（Terman 法改进型），利用低频与高频 C-V 曲线的电容差值计算 \(D_{it}\)：

D_it = (C_lf - C_hf) / (q * A) * (C_ox / (C_ox - C_lf)) * (C_ox / (C_ox - C_hf))

其中：

\(C_{lf}\)：低频测量电容
\(C_{hf}\)：高频测量电容
\(C_{ox}\)：氧化层电容
\(A\)：器件面积
\(q\)：电子电荷

  工程经验： 对于现代先进工艺（如 HKMG），\(D_{it}\) 通常在 \(10^{10} \sim 10^{11} \text{cm}^{-2}\text{eV}^{-1}\) 量级。当 \(D_{it} > 10^{12}\) 时，C-V 曲线会出现明显的“肩峰”或“台阶”畸变，严重影响阈值电压提取精度。

2.6 频率色散与 C-V 曲线畸变综合判断

在实际器件测量中，C-V 曲线的频率色散（不同频率下电容值的差异）是判断界面陷阱质量的关键指标。以下为常见畸变模式及其物理根源：

耗尽区频率色散： 低频电容 > 高频电容 → 界面陷阱充放电所致。
积累区频率色散： 低频电容 > 高频电容 → 氧化层陷阱或栅漏电导致。
反型区频率色散： 低频电容回升，高频电容维持低值 → 少数载流子响应差异。
曲线“肩峰”或“双峰”： 界面陷阱密度极高或存在两种不同时间常数的陷阱族群。
回滞（Hysteresis）： 正反向扫描 C-V 不重合 → 氧化层可移动离子或慢态陷阱。

SPICE 建模策略： 在 BSIM4/BSIM6 模型中，界面陷阱效应通过 DIT 参数和 CAPMOD 开关控制。对于精确拟合，建议使用多频率 C-V 数据联合优化 DIT、NFS（快表面态）和 VBX（平带电压偏移）参数。

2.7 本节小结

理解 C-V 曲线的物理原理是进行 SPICE 建模与参数提取的基础。低频 C-V 反映准静态平衡下的载流子响应，高频 C-V 揭示非平衡耗尽行为，深耗尽状态则展示了极端偏压条件下的非平衡扩展。界面陷阱作为影响 C-V 曲线形状的核心非理想因素，其频率色散特征为提取 \(D_{it}\) 提供了实验窗口。在实际建模中，需根据测试频率、扫描速率和器件结构选择合适的电容模型，并通过多频率 C-V 数据联合优化实现高精度拟合。