填充因子与工艺节点：不同工艺节点下的选择与挑战

聊到填充因子，很多人第一反应就是“越大越好”。但实际项目里，这个“大”字可没那么简单。不同工艺节点下，填充因子的选择逻辑完全不同。我刚开始做 180nm 项目时，觉得这玩意儿随便设个 0.8 就完事了。后来转到 28nm，才发现自己太天真了。

一、工艺节点对填充因子的影响

填充因子，说白了就是有源区面积占总像素面积的比例。工艺节点越小，单位面积能塞下的晶体管越多，但像素区的光学和电学约束反而更紧。

为什么会这样？你想想看，先进工艺的金属层间距、接触孔尺寸都在缩小，但光电二极管的量子效率并不会因为工艺进步而自动提升。这就产生了一个矛盾：工艺在进步，但像素性能的提升却越来越依赖填充因子的优化。

工艺节点	典型像素尺寸	填充因子范围	主要限制因素
180nm	5.0 - 6.0 μm	0.65 - 0.80	金属线宽、接触孔尺寸
130nm	3.0 - 4.0 μm	0.55 - 0.75	阱间距、STI 应力
65nm	2.0 - 2.8 μm	0.45 - 0.65	浅槽隔离、金属密度规则
28nm	1.4 - 2.0 μm	0.35 - 0.55	FinFET 结构、光刻限制
16nm/14nm	1.0 - 1.4 μm	0.25 - 0.45	Fin 间距、接触多晶硅间距

从这张表能看出来，工艺越先进，填充因子的上限反而在下降。这不是工艺不行，而是因为先进工艺引入了更多非感光区域——比如 FinFET 的鳍片、更复杂的金属层堆叠。

二、先进工艺对填充因子的挑战

到了 28nm 以下，事情变得更有意思了。我做过一个 16nm 的全局快门像素项目，那真是踩坑踩出来的经验。

2.1 FinFET 结构带来的面积开销

FinFET 的鳍片高度是固定的，这意味着晶体管的宽度只能以鳍片数量为步长离散变化。你没法像平面工艺那样精细调整晶体管尺寸。

• 问题：读出电路中的源跟随器、行选择管、复位管，每个管子都需要整数个鳍片。这导致电路面积比理论最小值大 10%-20%。
• 后果：填充因子直接下降 0.05-0.10。
• 我的做法：在 16nm 项目中，我改用共享读出结构——4 个像素共享一个源跟随器。填充因子从 0.28 拉回到 0.38。

2.2 金属层密度规则

先进工艺对金属密度的要求非常严格。你必须在像素区域内插入足够多的 dummy 金属，否则 CMP 会出问题。但这些 dummy 金属会遮挡光线。

2.3 光刻限制与光学邻近效应

当像素尺寸接近光刻分辨率极限时，填充因子的定义本身都变得模糊了。光刻胶上的图形和设计版图之间会有偏差，导致实际有源区面积和设计值不符。

我记得有个项目，设计填充因子是 0.42，但流片回来实测只有 0.38。查了半天，发现是光刻 OPC 修正后，有源区边缘被拉进去了几十纳米。对于 1.4μm 的像素来说，这个偏差已经不可忽略了。

三、不同工艺下的填充因子选择策略

说了这么多挑战，那到底该怎么选？我总结了一套自己的判断逻辑，分享给你参考。

1. 180nm - 130nm：优先追求高填充因子（0.65 以上）。这个节点下，读出电路面积占比小，金属层数少，填充因子是性能的主要瓶颈。
2. 65nm - 40nm：平衡策略（0.50 - 0.65）。开始引入共享像素结构，用面积换读出噪声。
3. 28nm 及以下：接受低填充因子（0.25 - 0.50），但必须用微透镜阵列和背照式工艺来补偿。如果客户要求高灵敏度，我会建议直接上背照式（BSI），而不是在填充因子上死磕。

四、知识结构图：填充因子与工艺节点的关系

下面这张图展示了不同工艺节点下填充因子的选择逻辑和关键约束。你可以把它当作决策参考。

五、实战建议

最后，给你几个我在项目中反复验证过的建议：

• 不要迷信填充因子：我见过有人为了把填充因子从 0.40 提升到 0.45，把读出电路挤得乱七八糟，结果噪声翻了一倍。得不偿失。
• 提前和工艺厂沟通：每个工艺节点的设计规则手册（DRM）里都有关于 dummy 金属、密度填充的章节。我习惯在项目启动前就和工艺工程师开一次会，专门对齐填充因子的可行性。
• 用仿真验证：在先进工艺下，我会用 TCAD 做光学仿真，看看实际的光电转换效率。有时候填充因子看着低，但微透镜做得好，实际效果反而更好。