4. 平面波导技术：PLC工艺原理、光刻与刻蚀、波导结构对分光比的影响
好，咱们进入第四章。前面聊了熔锥和微光学方案，这一章我带你看看PLC——平面光波导技术。说白了，就是把光路做到芯片上。这玩意儿现在可是分光比设计的重头戏，尤其是1×N和2×N的分路器，产线上跑的基本都是PLC方案。
我个人习惯把PLC理解成“光的PCB”。你想想看，电信号在PCB上走线，光信号就在PLC芯片的波导里走。那怎么把这条“光路”做出来？核心就是三个词：沉积、光刻、刻蚀。嗯，咱们一个一个拆开讲。
4.1 PLC工艺原理：从衬底到波导
PLC芯片的基底，通常是硅片。为什么用硅？便宜、成熟、机械强度好。但硅本身不导光，我们得在上面盖一层“光路层”。
典型的PLC波导结构，从上到下大概是这么几层：
| 层名 | 材料 | 作用 |
|---|---|---|
| 上包层 | SiO₂（掺杂或纯） | 保护波导芯，降低散射损耗 |
| 芯层 | SiO₂（掺杂Ge/P） | 光传输通道，折射率比包层高 |
| 下包层 | SiO₂（纯） | 隔离光场与硅衬底，防止泄漏 |
| 衬底 | Si | 机械支撑，散热 |
这里有个关键点：折射率差。芯层和包层的折射率差决定了光场被约束的程度。差太小，光会跑出去；差太大，波导对加工精度又太敏感。我在项目中遇到过一家供应商，为了追求低损耗把折射率差压得太低，结果弯曲波导的辐射损耗飙升，分光比直接偏了5%。
核心工艺路线：
- 热氧化：在硅片上生长一层SiO₂，作为下包层。厚度一般15-20μm，够厚才能把光场和硅衬底隔开。
- 芯层沉积：用PECVD或FHD法沉积掺杂SiO₂。这一步决定了芯层的折射率和厚度。
- 光刻：把掩模版上的波导图形转移到光刻胶上。
- 刻蚀：把光刻胶图形转移到芯层上，形成波导脊。
- 上包层沉积：再盖一层SiO₂，把波导埋起来。
4.2 光刻与刻蚀：图形转移的精度之战
光刻和刻蚀，是整个PLC工艺里最考验功力的两步。分光比的精度，很大程度上就取决于这两步的工艺窗口。
4.2.1 光刻：把设计画到芯片上
光刻的本质，就是“复印”。掩模版上的波导图形，通过紫外光曝光，转移到涂了光刻胶的晶圆上。
这里有几个参数直接影响分光比：
- 线宽均匀性：Y分支的脊宽如果偏差0.1μm，分光比可能就偏1-2%。
- 套刻精度：多层波导结构（比如MMI耦合器）对层间对准要求极高。
- 光刻胶侧壁角度：垂直度不好，刻蚀出来的波导侧壁就斜，等效折射率会变。
我记得有一次，产线上反馈分光比批次间波动大。查了一圈，最后发现是光刻胶的厚度均匀性出了问题。边缘比中心薄了50nm，导致显影后线宽不一致。嗯，从那以后，我要求每批晶圆在光刻前必须测膜厚，超过±3%直接返工。
4.2.2 刻蚀：把图形变成真正的波导
光刻完了，光刻胶上有了波导的“影子”。接下来，刻蚀机把这个影子刻进芯层SiO₂里。
主流PLC刻蚀用的是ICP-RIE（感应耦合等离子体反应离子刻蚀）。这玩意儿能刻出接近垂直的侧壁，而且刻蚀速率可控。
刻蚀环节的坑，我踩过不少：
避坑指南：
- 刻蚀速率均匀性：晶圆中心和边缘的刻蚀速率如果差太多，波导高度就不一致。高度变了，等效折射率就变，分光比跟着跑。我曾经见过一批片子，中心刻了6.5μm，边缘只有6.0μm，分光比直接偏了3%。
- 侧壁粗糙度：侧壁越糙，散射损耗越大。损耗大了，分光比的分母就变了。一般要求侧壁粗糙度RMS小于5nm。
- 刻蚀终点检测：必须精确停在芯层/下包层界面。刻深了，光场会泄漏；刻浅了，波导约束不够。
4.3 波导结构对分光比的影响
好，工艺讲完了，咱们聊聊设计。波导的结构参数，是分光比的“基因”。
4.3.1 Y分支结构
最简单的1×2分光器，就是Y分支。光从单根波导进来，在分支点一分为二。
影响分光比的关键参数：
- 分支角：角度越大，分支点处的模式耦合越复杂，分光比越容易偏。一般控制在1°-3°。
- 分支点圆角：光刻时，分支点不可能做到绝对尖锐，总有个小圆角。圆角半径变了，分光比就变。
- 波导宽度：两根分支波导的宽度如果不等，分光比就不是50:50。
实战经验：设计Y分支时，我习惯在分支点加一段“绝热渐变”结构。说白了，就是让波导慢慢变宽再分开，这样能大幅降低工艺误差对分光比的影响。代价是芯片面积会大一点，但换来的是产线良率提升，值。
4.3.2 MMI耦合器结构
MMI（多模干涉）耦合器，是另一种主流方案。它利用多模波导中的自映像效应，实现分光。
MMI对分光比的影响因素：
| 参数 | 影响 | 典型容差 |
|---|---|---|
| MMI宽度 | 决定自映像周期，宽度偏1%，分光比偏2-3% | ±0.2μm |
| MMI长度 | 必须精确等于自映像长度，否则输出端口能量不均 | ±0.5μm |
| 输入/输出波导位置 | 偏移会影响模式激发效率，导致插损不均 | ±0.3μm |
MMI的好处是工艺容差比Y分支大一些，而且容易实现等分比。但它的缺点是对波长敏感——不同波长的自映像长度不一样。所以宽谱应用（比如1310nm+1550nm）要小心。
4.3.3 波导弯曲结构
芯片上不可能全是直波导，总得拐弯。弯曲波导对分光比的影响，往往被新手忽略。
弯曲半径越小，辐射损耗越大。如果两根弯曲波导的损耗不一样，分光比就偏了。我见过一个设计，为了缩小芯片面积，把弯曲半径压到2mm，结果外侧波导比内侧多损耗了0.5dB，分光比从50:50变成了55:45。
我的设计原则：
- 弯曲半径不小于5mm（对于标准SiO₂波导）。
- 如果必须用小半径，用“欧拉弯曲”或“正弦弯曲”代替圆弧，能降低高阶模激发。
- 对称路径上的弯曲，必须保持半径和角度一致。
4.4 知识结构图：PLC分光比设计全景
下面这张图，把PLC工艺、光刻刻蚀、波导结构对分光比的影响串起来了。你一看就明白，分光比不是孤立的设计问题，而是工艺和结构共同作用的结果。
4.5 小结：工艺与设计的协同
这一章的内容，说白了就是一句话：分光比不是画出来的，是做出来的。你设计得再完美，工艺窗口一偏，全白搭。
我个人在做PLC分光比设计时，有个习惯：在设计阶段就和工艺工程师对齐工艺能力。比如，光刻机的线宽均匀性是多少？刻蚀机的侧壁粗糙度能做到多少？这些数据，直接决定了我设计时的容差预算。