3. 低噪声放大器(LNA):接收链路的第一道关口

各位同学,今天我们来聊聊接收链路里最“娇贵”的一级——低噪声放大器。为什么说它娇贵?因为它是信号进入系统的第一站,直接决定了整条链路的噪声基底。我在做卫星通信接收机时,就吃过LNA选型的亏,后来才明白:LNA设计,本质上是在噪声、增益和线性度之间走钢丝。

核心观点:LNA的噪声系数(NF)几乎决定了整个接收链路的灵敏度。你想想看,后面各级的噪声都会被LNA的增益压制,但LNA自身的噪声却会直接叠加到信号上。所以,LNA设计的第一要务是“低噪声”,而不是“高增益”。

3.1 三大核心指标:NF、增益、IIP3

评价一个LNA好不好,主要看三个数:噪声系数(NF)、增益(Gain)和三阶输入截点(IIP3)。这三个指标相互制约,很难同时做到最优。

指标 物理含义 典型值(1-6 GHz) 设计难点
NF 信号经过LNA后信噪比恶化的程度 0.5 ~ 2 dB 越低越好,但受限于器件最小噪声系数
增益 对信号的放大倍数 15 ~ 25 dB 太高容易自激,太低压制不了后级噪声
IIP3 三阶互调产物功率等于基波功率时的输入功率 -10 ~ +5 dBm 高线性度往往意味着高功耗或高噪声

这里有个经验公式我经常用:级联噪声系数公式。假设LNA的增益为G₁,噪声系数为NF₁,后级(混频器、中放等)的噪声系数为NF₂,那么整条链路的噪声系数NF_total ≈ NF₁ + (NF₂ - 1)/G₁。你看,只要G₁足够大,后级噪声的影响就被压制了。所以LNA的增益不能太低,否则后级噪声会“反噬”回来。

我的习惯:在做系统预算时,我会先定NF目标,再反推LNA的增益需求。比如系统要求NF < 3 dB,后级NF是8 dB,那么LNA的增益至少要15 dB以上,才能把后级噪声贡献压制到0.5 dB以内。

3.2 常见拓扑:共源共栅与源极退化

LNA的电路拓扑有很多种,但工程中最常见的是两种:共源共栅(Cascode)和源极退化(Source Degeneration)。它们各有千秋,我分别说说。

3.2.1 共源共栅结构

共源共栅就是把一个共源级和一个共栅级串起来。这样做的好处很明显:

  • 隔离度高:共栅管屏蔽了共源管的漏极电容,减少了密勒效应,高频性能好。
  • 输出阻抗高:适合驱动后级负载。
  • 反向隔离好:负载变化不容易影响到输入端。

但缺点也有:共栅管会引入额外的噪声,而且需要额外的偏置电压。我在设计一款5.8 GHz的LNA时,就发现共源共栅结构的NF比单管共源高了约0.3 dB,这就是共栅管贡献的沟道热噪声。

3.2.2 源极退化结构

源极退化是在共源管的源极串联一个电感(或电阻+电感)。这个电感的作用很巧妙:

  • 输入匹配:电感产生的感抗可以和晶体管的输入电容谐振,实现50Ω匹配,而且不引入电阻噪声。
  • 线性度提升:源极负反馈可以改善放大器的线性度。
  • 稳定性改善:源极电感增加了输入回路的损耗,抑制了低频振荡。

不过,源极电感会降低增益。我记得有一次调试,源极电感从0.5 nH增加到1 nH,增益掉了3 dB,但IIP3提升了5 dB。这就是典型的“用增益换线性度”。

避坑指南:我曾经在源极退化LNA中用过片外电感,结果因为PCB走线寄生参数太大,谐振频率偏移了200 MHz。后来我改用片上螺旋电感,并做了EM仿真,才把匹配调回来。所以,源极电感的寄生参数一定要建模准确,否则仿真和实测会差很多。

3.3 设计权衡:噪声、增益、线性度的三角博弈

LNA设计没有“最优解”,只有“最合适的解”。你需要根据系统需求,在三个维度上做取舍。我画了一张图,帮你理清思路:

LNA设计三角博弈 低噪声 NF ↓ 高增益 Gain ↑ 高线性 IIP3 ↑ 权衡区 设计策略:根据系统需求确定优先级,在权衡区找到平衡点 例如:基站LNA优先线性度 → 偏大电流 + 源极退化;手机LNA优先低噪声 → 偏小电流 + 共源共栅

具体怎么权衡?我总结了几条实战经验:

  1. 噪声优先的场景:比如卫星通信、射电天文。这时候我会选择共源共栅结构,并让晶体管工作在最小噪声电流密度(约0.1~0.2 mA/μm)。牺牲一点增益和线性度,换来NF最低。
  2. 线性度优先的场景:比如基站接收机,面对强干扰信号。我会用源极退化结构,并适当增大电流(0.3~0.5 mA/μm),同时减小源极电感值。IIP3可以做到+5 dBm以上,但NF会牺牲0.5~1 dB。
  3. 增益优先的场景:比如需要压制后级噪声时。我会用两级级联,第一级用共源共栅保证低噪声,第二级用共源级提供额外增益。但要注意级间匹配和稳定性。

一个具体的权衡案例:我在设计一款2.4 GHz ISM频段LNA时,系统要求NF < 1.5 dB,增益 > 18 dB,IIP3 > -5 dBm。我选择了0.18 μm CMOS工艺,采用共源共栅+源极退化混合结构。第一级共源共栅提供低噪声(NF=1.2 dB),第二级共源级提供增益(总增益22 dB)。源极电感选0.8 nH,电流密度0.25 mA/μm。最终实测NF=1.4 dB,增益20 dB,IIP3=-3 dBm。虽然IIP3刚好达标,但NF和增益都留了余量。这就是典型的“抓大放小”——先保NF,再保增益,线性度只要满足底线就行。

3.4 设计流程速览

最后,我分享一下LNA设计的标准流程。你照着做,至少不会犯低级错误:

步骤 内容 注意事项
1 确定系统指标(NF、增益、IIP3、功耗) 留10~20%余量,考虑工艺角
2 选择工艺和晶体管尺寸 最小噪声电流密度 vs 最大fT
3 选择拓扑(共源共栅/源极退化/混合) 根据优先级决定
4 设计输入匹配网络 Smith圆图辅助,考虑寄生
5 仿真优化(NF、增益、稳定性) 做K因子和μ因子检查
6 版图设计 + EM仿真 关键走线用电磁场仿真验证
7 流片 + 测试验证 对比仿真与实测,迭代优化

我的小技巧:在仿真阶段,我会故意把电源电压降低10%,看看LNA的NF和增益变化多少。如果变化太大,说明偏置电路设计不够鲁棒。这个习惯帮我避免了好几次流片失败。

好了,LNA的核心内容就讲到这里。记住一句话:LNA设计,噪声是底线,增益是手段,线性度是天花板。下一级电路会用到LNA的输出信号,所以LNA做得好不好,直接影响整个接收链路的性能。希望你在实际项目中,能灵活运用今天讲的这些权衡思路。