3、测试原理：常见测试项目（开路/短路、电压、电流、信号完整性等）及测试方法

生产测试治具的核心任务，是把产品在研发阶段“能工作”的定性判断，转化为产线上“可量化、可重复、可判定”的定量检测。无论是功能测试治具（FCT）还是在线测试治具（ICT），其底层逻辑都围绕几个基本物理量展开：通断（开路/短路）、电压、电流、信号完整性，以及由它们衍生出的电阻、电容、频率、时序等参数。理解这些测试项目的原理，是设计治具结构、选择探针、规划测试流程的前提。本章将逐一拆解这些常见测试项目的物理意义、测试方法及在治具设计中的落地要点。

上图展示了治具测试的整体信号链路：DUT通过治具接口层（探针、连接器）与测试仪器相连，仪器采集信号后由软件或硬件比较器进行阈值判定。实际治具设计中，直流参数测试与信号完整性测试往往需要不同的接口策略和探针选型，下面分别展开。

3.1 开路/短路测试：最基础也最关键的“通断”验证

开路/短路测试（Open/Short Test）是所有ICT和FCT的第一步，目的是确认PCB走线、连接器引脚、焊接点之间不存在断路或相邻网络间的桥连。其原理基于欧姆定律：在目标网络上施加一个恒定的测试电压（通常为100mV~500mV），然后测量流过该网络的电流，或直接测量网络对地的等效电阻。若电阻值高于设定上限（如10Ω以上），判定为开路；若低于设定下限（如0.5Ω以下），且该网络本应与地隔离，则判定为短路。

3.2 电压测试：验证供电与信号电平

电压测试主要验证DUT各供电轨（如3.3V、1.8V、0.9V）是否在规格范围内，以及关键信号引脚的电平是否符合逻辑阈值。测试方法分为静态电压测试和动态电压测试。静态测试在DUT上电稳定后，用ADC或万用表直接测量；动态测试则需在DUT运行特定程序时，用示波器捕捉电压波形，检查纹波（ripple）和瞬态跌落（droop）。

测试项	典型规格	治具实现方式	常见误区
核心电压 Vcore	0.8V ± 3%	开尔文探针（四线制）	忽略线损导致误判
IO电压 VDDIO	1.8V ± 5%	普通探针+ADC采样	未考虑探针接触电阻
模拟供电 AVDD	2.8V ± 1%	屏蔽线+差分采样	地线回路引入噪声
纹波/噪声	< 30mVpp	示波器AC耦合，20MHz带宽限制	探头地线过长产生振铃

对于大电流供电轨（如2A以上），必须采用开尔文四线制：一对探针施加电流，另一对探针测量电压，以消除接触电阻和线缆压降的影响。治具设计时，四根探针需尽量靠近DUT引脚，且走线采用星型接地。

3.3 电流测试：静态功耗与动态行为

电流测试用于验证DUT的功耗是否符合设计预期，包括待机电流、工作电流和浪涌电流。测试方法通常是在供电回路中串联采样电阻（如0.1Ω/1%精度），通过测量电阻两端压差计算电流；或使用电流探头（霍尔效应）进行非接触测量。治具设计中，需注意采样电阻的功率耗散和温漂，避免因发热导致阻值变化。

3.4 信号完整性测试：高速信号的“体检”

当DUT包含高速接口（如USB 3.0、PCIe、MIPI、LVDS）时，仅测通断和电压远远不够。信号完整性（SI）测试关注波形质量、时序和阻抗匹配。常见项目包括：

• 差分阻抗：使用TDR（时域反射计）测量差分线对的特征阻抗，要求通常为100Ω ± 10%。治具中差分探针的间距和走线长度需严格控制，避免引入额外阻抗不连续。
• 眼图测试：通过示波器捕获大量UI（单位间隔）波形叠加，观察眼高、眼宽、抖动（Jitter）。治具需提供稳定的触发信号，并尽量缩短探针到DUT的路径。
• 时序测试：测量时钟与数据之间的建立/保持时间裕量。治具中需保证时钟探针和数据探针的延迟匹配，否则会引入虚假的时序违规。

SI测试对治具的寄生参数极为敏感。探针的寄生电容（通常0.5~1pF）会改变高速信号的边沿速率，因此必须选用低电容探针，并在治具PCB上做阻抗匹配（如50Ω单端或100Ω差分走线）。

3.5 案例：某通信模组FCT治具的测试项目规划

以一款Wi-Fi/BLE通信模组为例，其FCT治具需覆盖以下测试项：

1. 开路/短路：对模组全部34个引脚进行通断扫描，耗时约80ms。
2. 电压测试：测量3.3V主供电、1.8V IO供电、0.9V核心供电，精度要求±2%。
3. 电流测试：待机电流（目标 < 50μA）和TX发射电流（目标 180mA ± 10%）。
4. 信号完整性：通过射频开关切换，测量TX功率、频率误差和EVM（误差矢量幅度）。

治具结构上，采用气动下压式，探针板使用高Tg FR4材料，射频探针选用带屏蔽的SMP连接器，直流探针选用开尔文型。整个测试节拍控制在3秒以内。

3.6 误区与复盘：治具测试中的常见“坑”