3. 信号完整性基础
PCIe链路的本质，是在高速差分通道上把0和1可靠地送到对端。当速率从Gen1的2.5 GT/s提升到Gen5的32 GT/s、Gen6的64 GT/s时，信号完整性问题从“可忽略”变成“决定链路能否训练成功”的关键因素。理解传输线、反射、串扰、损耗、抖动和眼图，是后续均衡、训练与调优的基础。
一、传输线理论：为什么高速信号不能当“导线”看
在低速电路中，导线被视为理想连接，电压瞬间到达。但当信号上升时间与走线传播延迟可比时，走线必须按传输线处理。传输线由单位长度电感L和电容C决定，其特征阻抗为 Z₀ = √(L/C)，传播延迟为 t_pd = √(LC)。PCIe常见的差分阻抗目标是85 Ω或100 Ω，单端约42.5 Ω或50 Ω。
关键结论是：信号沿传输线传播时，只有看到“瞬时阻抗”才会决定是否反射。只要路径上任何一段的阻抗偏离Z₀，就会产生反射。因此，过孔、连接器、封装引脚、换层、参考平面切换，都是潜在的阻抗不连续点。
二、反射、串扰、损耗与抖动：四类主要损伤
反射由阻抗不连续引起，表现为波形过冲、下冲、振铃和台阶。在PCIe中，反射会压缩眼图高度，严重时导致接收端误判。常见来源包括：过孔stub过长、连接器阻抗偏低、走线宽度突变、参考平面开槽。
串扰是相邻走线之间的电磁耦合，分为容性耦合和感性耦合。近端串扰（NEXT）出现在驱动端附近，远端串扰（FEXT）出现在接收端附近。PCIe差分对内部两根线之间的耦合是差模信号的基础，但相邻差分对之间的串扰会引入噪声。减小串扰的手段包括：增大间距、减少并行长度、使用地孔隔离、避免跨分割。
损耗包括导体损耗和介质损耗，随频率升高而增大。PCIe Gen5在16 GHz处的插入损耗可能达到20 dB以上。损耗导致眼图闭合、幅度下降，接收端需要CTLE、DFE等均衡来补偿。损耗还与走线长度、板材Df、铜箔粗糙度相关。
抖动是信号边沿在时间上的随机或确定性偏移。随机抖动（RJ）服从高斯分布，确定性抖动（DJ）包括周期性抖动、数据相关抖动和占空比失真。总抖动TJ = DJ + n×RJ（n由误码率目标决定）。抖动直接压缩眼图水平张开度。
三、眼图：把损伤“可视化”的验收工具
眼图是把多个UI叠加后形成的统计图形，直观展示信号质量。眼高反映噪声和损耗，眼宽反映抖动，交叉点反映占空比和上升时间。PCIe规范定义了发送端眼图模板和接收端眼图要求，例如Gen3发送端眼高≥50 mV、眼宽≥0.3 UI（去加重后）。
眼图测量通常使用示波器配合时钟恢复，或使用误码仪加眼图分析软件。在调优中，眼图是判断均衡参数是否合适的直接依据：CTLE增益过大时高频噪声放大，眼高反而下降；DFE抽头设置不当会引入新的确定性抖动。
四、对PCIe链路的具体影响与调优方向
在PCIe链路训练中，信号完整性问题会直接反映在LTSSM状态跳转和均衡协商上。例如，反射和损耗导致接收端眼图闭合，链路可能反复在Polling和Configuration之间重试，或协商到较低速率。串扰和抖动则可能造成误码率升高，触发重放或降级。
调优时，通常按以下顺序排查：
- 确认差分阻抗是否连续，检查过孔stub、连接器、换层参考平面。
- 测量插入损耗和回波损耗，判断是否需要更换板材或缩短走线。
- 评估串扰，检查差分对间距、并行长度和地孔屏蔽。
- 测量发送端眼图和抖动，确认是否符合规范模板。
- 调整接收端CTLE/DFE参数，观察眼图改善和误码率变化。
| 损伤类型 | 主要来源 | 眼图表现 | 常用调优手段 |
|---|---|---|---|
| 反射 | 阻抗不连续、过孔stub、连接器 | 过冲、振铃、眼高下降 | 优化叠层、背钻、匹配端接 |
| 串扰 | 相邻差分对耦合、并行走线 | 噪声抬升、眼高压缩 | 增大间距、减少并行、地孔隔离 |
| 损耗 | 导体损耗、介质损耗、铜箔粗糙度 | 幅度衰减、眼高下降 | 低Df板材、短走线、CTLE/DFE |
| 抖动 | 时钟源、电源噪声、数据相关抖动 | 眼宽压缩、交叉点模糊 | 优化CDR、电源滤波、均衡 |
# 示例：使用示波器测量PCIe Gen4发送端眼图的关键参数
# 时钟恢复方式：CDR，目标BER：1e-12
Eye Height (差分): ≥ 50 mV
Eye Width: ≥ 0.3 UI
TJ @ 1e-12: ≤ 0.3 UI
CTLE Boost: 6~9 dB @ 8 GHz
DFE Taps: 5~15 taps
总结来说，传输线理论解释了“为什么高速信号会反射”，反射、串扰、损耗和抖动是四类主要损伤，眼图则是这些损伤的综合体现。理解它们之间的因果关系，才能在PCIe链路训练和调优中快速定位问题、选择正确的均衡策略，而不是盲目试错。