4. 高速PCB材料与叠层设计对3.2T信号的影响
3.2T光模块的电接口速率已经推进到每通道224Gbps PAM4，单通道奈奎斯特频率约56GHz，考虑三次谐波后有效带宽需求可达112GHz以上。在这一频段，PCB不再只是"连接导线"，而是决定信号能否完整送达DSP的损耗主体。同一颗DSP、同一套封装，换一种板材或叠层，通道插损可能相差6～10dB，足以让原本闭合的眼图彻底张开或闭合。本节围绕低损耗板材选型、铜箔粗糙度、玻璃纤维效应三条材料主线，以及叠层如何决定阻抗与损耗，结合案例给出可操作的判断依据。
一、低损耗板材选型：先看Df，再看Dk与频率稳定性
介质损耗近似正比于损耗角正切Df与频率的乘积，因此56GHz下Df的微小差异会被显著放大。工程上按Df量级把板材分为几档：普通FR-4的Df约0.020，适合≤10Gbps；中损耗改性FR-4（如Df≈0.010～0.012）可支撑25Gbps；低损耗材料Df≈0.002～0.005，是112Gbps PAM4的入门线；超低损耗材料Df≤0.002，才较从容地应对224Gbps。以56GHz、50Ω微带线、介质厚度约0.1mm估算，Df从0.010降到0.002，仅介质损耗一项每英寸就可减少约1.5～2dB，10英寸通道即相差15dB以上——这就是选型的第一道门槛。
Dk决定线宽与阻抗，但更易被忽视的是Dk的频率稳定性与批次一致性。224Gbps通道对阻抗容差通常要求±5%以内，若材料Dk随频率从1GHz到56GHz漂移超过0.2，阻抗就会偏移数欧姆，回损恶化。选型时应索取厂商的Dk/Df随频率曲线（而非单点值），并关注玻璃布类型、树脂体系与是否含填料。常见组合是低Dk玻璃布配改性环氧或碳氢树脂，超低损耗档则多用聚苯醚（PPE/PPO）或聚四氟乙烯（PTFE）体系。此外还需核对吸湿性、耐CAF、Tg与Td，避免为降损耗牺牲可靠性。
二、铜箔粗糙度：高频下导体损耗的隐形放大器
趋肤深度在56GHz时仅约0.28μm，而常规电解铜箔的牙状轮廓Rz可达3～5μm，电流被迫沿粗糙表面绕行，等效路径变长、导体损耗骤增。铜箔按粗糙度大致分为标准铜（STD）、低轮廓（LP）、超低轮廓（HVLP）与极低轮廓（ULP），HVLP的Rz通常控制在1～2μm以内。经验上，从STD换到HVLP，56GHz下每英寸导体损耗可下降20%～35%。
粗糙度的影响还与叠层位置强相关：外层微带线一侧是空气、一侧是介质，铜箔粗糙面朝向介质时影响最大；内层带状线上下均为介质，需两面都用低粗糙铜箔。实际设计中常出现"板材选了超低损耗、铜箔却仍是普通STD"的错配，结果损耗改善远低于预期。因此选型清单必须把"铜箔型号+Rz值"与板材Df并列，并要求压合后切片确认粗糙度与树脂流动状态。
三、玻璃纤维效应：周期性时延与阻抗波动
玻璃布由经纬纱编织而成，纱束交叉处树脂含量低、Dk偏高，开窗处树脂富集、Dk偏低。当差分对走线与玻纤经纬方向成一定角度时，两条线交替经过"富树脂—富玻璃"区域，产生周期性的Dk起伏，表现为差分对内偏斜（intra-pair skew）与阻抗周期性波动。在224Gbps下，几皮秒的偏斜就足以吃掉眼图裕量。应对手段有三类：一是走线相对玻纤经纬方向旋转一定角度（如10°～15°），打散周期性；二是选用扁平化或开纤玻璃布（如低Dk的NE玻璃、扁平纱），减小纱束交叉处的Dk突变；三是采用不含玻璃布的纯树脂或填料体系材料。设计阶段应结合板材的玻纤间距（pitch）核算走线跨越周期，必要时在布线规则中约束角度与线宽补偿。
四、叠层设计如何影响阻抗与损耗
叠层对信号的影响体现在三个可计算量上。第一是阻抗：微带线阻抗随介质厚度h增大而升高、随线宽w增大而降低、随Dk升高而降低，带状线则与上下介质厚度之和相关。224Gbps通道通常优先选用带状线，因为上下均有参考平面，辐射与串扰小、阻抗更稳定；但带状线需穿越更多介质层，损耗略高于微带。第二是损耗：介质损耗与走线所经介质的总厚度和Df成正比，因此应尽量减薄信号层到参考面的介质厚度，同时保证阻抗目标——这需要与线宽联动调整，不能只改其一层。第三是过孔与回流：换层过孔引入阻抗不连续与寄生电容，参考平面切换处必须就近放置回流地过孔，否则回损在56GHz处迅速恶化。
一个可执行的叠层设计流程是：先按通道插损预算（例如12dB@28GHz）反推允许的Df与铜箔等级；再确定信号层采用带状线还是微带、介质总厚度与目标阻抗；然后用阻抗计算工具迭代线宽/间距，使50Ω（单端）与100Ω（差分）同时满足±5%；最后核对玻纤角度、过孔回流与平面完整性。叠层一旦冻结，材料与铜箔型号应写入PCB加工说明，避免工厂按常规工艺替换。
五、案例对比分析
假设某3.2T模块主机侧通道长度约10英寸，含两次换层，目标224Gbps PAM4、TDECQ≤3.4dB。方案A沿用普通FR-4配STD铜箔，56GHz下估算插损约28dB，眼图完全闭合，不可行。方案B改为中损耗板材配LP铜箔，插损降至约20dB，仍超出12～15dB预算，只能靠重定时或缩短走线补救。方案C采用低损耗板材（Df≈0.003）配HVLP铜箔、信号层走带状线并控制玻纤角度，插损约14dB，回损与偏斜均在判据内，眼图裕量可接受。方案D进一步用超低损耗材料，插损约10dB，但成本明显上升，适合更长通道或更严苛温度场景。上述数值为基于典型参数的估算示例，实际应以板材厂商曲线与通道仿真/实测为准。
综上，3.2T高速通道的PCB设计不是单一材料指标的比较，而是"板材Df/Dk—铜箔粗糙度—玻纤结构—叠层阻抗与回流"的联合优化。把插损预算作为约束、把叠层作为可计算对象、把材料与铜箔型号作为加工锁定项，才能在224Gbps PAM4下稳定获得可接受的眼图裕量。