1. 课程导入与3.2T光模块系统概述

3.2T光模块是面向下一代AI算力集群与超大规模数据中心的高带宽光互连产品，其“3.2T”指单模块双向聚合传输速率达到3.2 Tb/s量级。典型形态为8×400G或16×200G通道聚合，采用可插拔OSFP-XD或CPO近封装形态，传输距离覆盖500m以内的多模/单模短距互连到2km单模场景。它出现的直接驱动力来自GPU集群的带宽缺口：一台8卡AI服务器若每卡需要3.2T的对外互连带宽，传统800G模块的端口密度与面板功耗已难以支撑，3.2T模块把单端口带宽提升4倍，同时把每比特功耗与每比特成本压下来。

从系统视角看，3.2T模块由四大部分构成：电接口与DSP、驱动与TIA模拟前端、硅光芯片（PIC）、以及封装与光纤耦合。电口侧接收主机SerDes送来的高速电信号，经DSP完成均衡、时钟恢复与FEC编解码；模拟前端把电信号放大后驱动硅光调制器，或把PD微弱电流放大成电压；硅光芯片完成电光转换、波分复用/解复用与光功率分配；最后通过光纤阵列耦合到外部光口。理解这条链路，是理解后续所有设计取舍的前提。

3.2T模块的技术挑战可以归纳为四条主线。第一是带宽密度：单模块要容纳8路400G或16路200G，意味着硅光芯片上要集成同样数量的调制器、探测器与波分器件，版图面积与光路交叉成为硬约束。第二是功耗墙：业界对3.2T模块的目标通常在30W以内，折算每比特约5pJ，DSP往往占去三分之一以上，硅光调制器的驱动电压与偏置控制精度直接决定模拟前端功耗。第三是信号完整性：112G/lane PAM4对插损、回损、串扰极其敏感，硅光芯片的射频电极设计、封装走线与连接器过渡必须联合仿真。第四是可制造性：光栅耦合器的对准公差通常在亚微米量级，FA耦合良率与温控设计决定了产品能否量产。

硅光芯片集成与光路设计的核心任务，正是把上述系统指标翻译成芯片上的具体结构。以发射方向为例：DSP输出4路112G PAM4电信号，经驱动放大后加到MZM行波电极上；MZM的长度决定调制效率与带宽的折中，典型值在1~2mm量级，长度增加可降低Vπ但会增大射频损耗；调制后的光经复用器合成一路波分信号，再通过光栅耦合器或端面耦合器进入光纤。接收方向则相反：外部光经解复用分成多路，由PD转换为电流，TIA放大后送回DSP。光路设计要回答的问题包括：调制器用MZM还是微环MRM、复用器用AWG还是级联MZI、监控PD放在哪一级、耦合方式选光栅还是端面，以及这些选择如何影响插损预算与版图面积。

为了让学习路径可执行，本课程按“指标—器件—拓扑—版图—调试—验证”的顺序展开。先建立系统指标与链路预算的概念，再逐个剖析调制器、探测器、复用器等关键器件的工作原理与参数取舍，随后进入光路拓扑设计与版图布局，接着讨论耦合封装与光电联合调试方法，最后落到测试判据与量产一致性。每一章都会给出可复算的示例参数，例如某400G通道的插损预算表、MZM长度与Vπ的估算、耦合公差对良率的影响曲线，帮助读者把抽象指标变成可判断的工程数字。