4、FPGA基础语法与设计方法：Verilog/VHDL核心语法、模块化设计、时序逻辑与组合逻辑、状态机设计基础

FPGA设计的本质是将硬件描述语言（HDL）转化为可综合的电路结构。对于阵列光开关控制模块而言，其核心任务包括：通道选择译码、光路切换时序控制、交叉点状态锁存、以及故障监测与上报。这些功能要求设计者必须扎实掌握Verilog/VHDL语法基础，深刻理解组合逻辑与时序逻辑的本质区别，并熟练运用状态机来管理复杂的控制流程。本章将围绕这四个核心维度展开，帮助学员建立从语法到设计方法的完整知识框架。

FPGA设计方法 Verilog/VHDL语法 数据类型/运算符/赋值 模块化设计 端口定义/层次调用 组合逻辑 vs 时序逻辑 always@(*) vs always@(posedge clk) 阻塞/非阻塞赋值 状态机设计 Moore/Melay型 三段式写法 应用：阵列光开关通道控制/译码/状态锁存

上图展示了本章知识体系的整体架构。四个模块相互支撑：语法是表达基础，模块化是组织手段，逻辑类型决定电路行为，状态机则用于实现复杂的控制时序。在光开关控制场景中，通道译码属于组合逻辑，而切换时序和状态锁存则依赖时序逻辑与状态机。下面逐一深入剖析。

4.1 Verilog/VHDL核心语法精讲

4.1.1 核心原理：硬件描述语言的三层抽象

Verilog和VHDL均支持行为级、数据流级和门级三种抽象层次。对于控制模块开发，最常用的是行为级描述（always/process块）和数据流级描述（assign/信号赋值）。关键语法要素包括：

  • 数据类型：Verilog中wire（线网）与reg（寄存器）的区别；VHDL中signal与variable的作用域差异。
  • 运算符：位拼接{ }、移位>>、归约运算&、|等，在光开关通道译码中用于生成控制字。
  • 参数化：Verilog的parameter/localparam，VHDL的generic，用于定义通道数、位宽等常量。

4.1.2 判断方法：wire与reg的选择依据

初学者常混淆wire与reg。判断标准如下：

特征wire（线网）reg（寄存器）
赋值方式assign连续赋值always块内赋值
存储特性无存储，反映实时驱动有存储，保持上次赋值
综合结果组合逻辑连线触发器或组合逻辑（取决于写法）
典型场景模块间互连、译码输出状态寄存器、计数器的当前值

在光开关控制中，通道选择信号（如sel[3:0]）若由组合逻辑产生，应声明为wire；而当前切换状态（如IDLE/BUSY）必须用reg存储。

4.1.3 案例拆解：光开关通道译码器

假设一个4x4阵列光开关，需要根据2位地址信号（addr[1:0]）产生16位控制字（ctrl[15:0]），每个bit控制一个交叉点。使用Verilog实现：

module switch_decoder (
    input  wire [1:0] addr,
    output reg  [15:0] ctrl
);
    always @(*) begin
        case (addr)
            2'b00:   ctrl = 16'b0000_0000_0000_0001;
            2'b01:   ctrl = 16'b0000_0000_0000_0010;
            2'b10:   ctrl = 16'b0000_0000_0000_0100;
            2'b11:   ctrl = 16'b0000_0000_0000_1000;
            default: ctrl = 16'b0;
        endcase
    end
endmodule

该模块使用组合逻辑（always@(*)），输出ctrl随addr实时变化，无时钟参与。综合后为纯组合电路，延迟仅由门级传播决定。

经验提醒：在always块中，若使用阻塞赋值（=），综合为组合逻辑；若使用非阻塞赋值（<=），则综合为时序逻辑。务必根据设计意图选择，不可混用。

4.1.4 常见误区与总结

  • 误区1：在多个always块中对同一reg赋值，导致多驱动冲突。应确保每个reg只在一个always块中赋值。
  • 误区2：VHDL中signal与variable混淆。signal用于并发信号传递，variable仅用于进程内部临时计算。
  • 误区3：忽略位宽匹配。光开关控制字位宽必须与物理通道数严格对应，否则综合时产生截断或扩展。

总结：语法是设计的基石，建议通过小型模块（如译码器、多路选择器）反复练习，直至熟练运用wire/reg、阻塞/非阻塞、case/if-else等核心结构。

4.2 模块化设计方法

4.2.1 核心原理：自顶向下与层次化

模块化设计将复杂系统分解为若干功能单一、接口清晰的子模块。对于光开关控制模块，可划分为：通道译码模块、时序控制模块、状态锁存模块、故障监测模块。每个模块独立设计、仿真，最后在顶层例化连接。

4.2.2 操作流程：模块划分与接口定义

  1. 功能分解：根据系统需求，列出所有功能点，如“通道选择”、“切换时序生成”、“状态保持”。
  2. 接口定义：明确每个模块的输入/输出信号，包括位宽、方向、时序要求。例如，时序控制模块需要输入clk、rst、start信号，输出switch_enable。
  3. 独立验证：每个子模块编写testbench进行功能仿真，确保正确后再集成。
  4. 顶层例化：在顶层模块中通过实例名连接各子模块，形成完整系统。

4.2.3 案例拆解：光开关控制模块层次结构

模块名功能输入输出
top_switch_ctrl顶层控制clk, rst, addr[1:0], startctrl[15:0], busy
decoder地址译码addr[1:0]decoded[3:0]
timing_gen切换时序clk, rst, startswitch_pulse
latch_reg状态锁存clk, rst, decoded, switch_pulsectrl[15:0]

顶层模块中，decoder输出decoded[3:0]作为latch_reg的输入，timing_gen产生switch_pulse作为锁存使能信号。这种结构便于单独修改时序策略而不影响译码逻辑。

风险提示：模块划分过细会导致信号跨层传递过多，增加布线延迟；划分过粗则降低复用性。建议以“功能内聚、接口简单”为原则，每个模块控制在50-200行代码。

4.2.4 常见误区与总结

  • 误区1：顶层模块直接包含所有逻辑，导致代码冗长、难以调试。
  • 误区2：模块间信号命名不规范，如a1、a2等无意义名称，降低可读性。
  • 误区3：忽略模块间的时序约束，导致集成后时序违例。

总结：模块化设计是工程化开发的核心，建议使用统一命名规范（如模块名_信号名），并在每个模块头部添加注释说明功能、作者、版本。

4.3 时序逻辑与组合逻辑

4.3.1 核心原理：两种逻辑的本质区别

组合逻辑的输出仅取决于当前输入，无记忆功能；时序逻辑的输出还取决于历史状态，由时钟沿触发更新。在光开关控制中，通道译码是组合逻辑，而切换状态的保持（如当前正在切换哪个通道）必须用时序逻辑。

4.3.2 判断方法：always块中的赋值方式

条件逻辑类型赋值方式综合结果
always @(*)组合阻塞赋值 =纯门电路
always @(posedge clk)时序非阻塞赋值 <=D触发器
always @(posedge clk or negedge rst)时序带异步复位非阻塞赋值 <=带复位端的触发器

4.3.3 案例拆解：切换状态锁存器

设计一个模块，当switch_pulse到来时，将decoded数据锁存到ctrl输出，并保持到下一次脉冲。使用时序逻辑实现：

module latch_reg (
    input  wire clk,
    input  wire rst_n,
    input  wire [3:0] decoded,
    input  wire switch_pulse,
    output reg  [15:0] ctrl
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            ctrl <= 16'b0;
        else if (switch_pulse)
            ctrl <= {12'b0, decoded};  // 扩展为16位
    end
endmodule

该模块在时钟上升沿采样switch_pulse，若为高则更新ctrl。注意使用非阻塞赋值，确保多个触发器同步更新。

关键点：非阻塞赋值（<=）在always块中模拟了并行寄存器传输，避免了竞争冒险。若误用阻塞赋值，综合出的电路可能产生意想不到的锁存器或时序错误。

4.3.4 常见误区与总结

  • 误区1：在时序逻辑中使用阻塞赋值，导致仿真与综合结果不一致。
  • 误区2：组合逻辑块中遗漏else分支，综合出意外锁存器。
  • 误区3：异步复位与同步复位混用，造成复位策略混乱。

总结：掌握“组合逻辑用阻塞、时序逻辑用非阻塞”的黄金法则，并确保每个always块只描述一种逻辑类型。

4.4 状态机设计基础

4.4.1 核心原理：Moore与Mealy型状态机

状态机是控制逻辑的核心。Moore型输出仅取决于当前状态，稳定无毛刺；Mealy型输出还取决于输入，响应更快但可能有毛刺。光开关切换控制建议使用Moore型，以保证输出稳定。

4.4.2 操作流程：三段式状态机写法

  1. 第一段：时序逻辑，描述状态寄存器（当前状态）的跳变。
  2. 第二段：组合逻辑，描述次态逻辑（根据输入和当前状态决定下一状态）。
  3. 第三段：时序逻辑或组合逻辑，描述输出逻辑（根据当前状态产生输出）。

4.4.3 案例拆解：光开关切换状态机

设计一个状态机，管理“空闲→切换中→完成”三个状态。切换中状态持续3个时钟周期，然后回到空闲。

module switch_fsm (
    input  wire clk,
    input  wire rst_n,
    input  wire start,
    output reg  busy,
    output reg  switch_enable
);
    localparam IDLE=2'b00, SWITCH=2'b01, DONE=2'b10;
    reg [1:0] state, next_state;
    reg [1:0] cnt;

    // 第一段：状态寄存器
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) state <= IDLE;
        else state <= next_state;
    end

    // 第二段：次态逻辑
    always @(*) begin
        next_state = state;
        case (state)
            IDLE:   if (start) next_state = SWITCH;
            SWITCH: if (cnt == 2'd2) next_state = DONE;
            DONE:   next_state = IDLE;
        endcase
    end

    // 第三段：输出逻辑（Moore型）
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            busy <= 1'b0;
            switch_enable <= 1'b0;
            cnt <= 2'b0;
        end else begin
            case (state)
                IDLE:   begin busy <= 1'b0; switch_enable <= 1'b0; cnt <= 2'b0; end
                SWITCH: begin busy <= 1'b1; switch_enable <= 1'b1; cnt <= cnt + 1'b1; end
                DONE:   begin busy <= 1'b1; switch_enable <= 1'b0; end
            endcase
        end
    end
endmodule

该状态机在SWITCH状态持续3个周期，cnt计数控制持续时间。输出busy和switch_enable由当前状态决定，属于Moore型。

实战建议：在光开关控制中，状态机应包含超时保护状态（如TIMEOUT），防止切换机构卡死导致系统挂起。可在SWITCH状态增加超时计数器，超过设定值强制回到IDLE并上报错误。

4.4.4 常见误区与总结

  • 误区1：状态编码使用二进制码，在复杂状态机中易产生毛刺。建议使用格雷码或独热码。
  • 误区2：次态逻辑中遗漏default分支，导致综合出锁存器。
  • 误区3：输出逻辑与时序逻辑混合，造成输出延迟不一致。

总结：状态机设计应遵循“三段式”结构，明确划分时序、组合、输出逻辑，并考虑异常处理。对于光开关这类对时序敏感的控制系统，建议使用独热码编码状态，并添加看门狗超时机制。

设计红线：在状态机中，禁止在多个always块中对同一状态寄存器赋值；禁止在组合逻辑块中使用非阻塞赋值；禁止在时序逻辑块中使用阻塞赋值。违反任一规则，综合结果将与仿真严重不符。

本章内容覆盖了FPGA设计的四大核心基础。学员应通过实际编码练习，将语法知识转化为设计能力。建议完成以下实践任务：使用Verilog实现一个8x8光开关的通道控制模块，包含译码、时序控制、状态锁存和状态机管理，并在仿真工具中验证其功能正确性。只有亲手编写并调试代码，才能真正掌握这些设计方法。

← 上一章 📖 返回目录 下一章 →