3、光模块总体架构：光发射单元、光接收单元、DSP芯片、控制与管理单元的功能划分与信号流

相干光模块是高速光传输系统的核心物理载体，其内部并非简单地将光器件与电芯片封装在一起，而是一个包含光电转换、数字信号处理、实时监控与智能管理的复杂异构系统。理解其总体架构，关键在于厘清四大功能单元——光发射单元（Tx）、光接收单元（Rx）、DSP芯片以及控制与管理单元（MCU/PMU）——各自的职责边界，以及它们之间如何通过明确的信号流协同工作。本章将从功能划分、信号流向、关键接口三个维度，拆解相干光模块的“骨架”与“神经”，为后续深入分析硬件实现细节奠定基础。

上图展示了相干光模块的顶层架构。可以看到，光发射单元与光接收单元位于模块的光端口侧，DSP芯片居于核心位置，负责所有数字域的信号处理，而控制与管理单元则作为“大管家”，通过低速总线（如I2C/SPI）监控并配置各个单元。整个模块的信号流可以概括为：主机侧的高速并行数据 → DSP（发射路径） → 光发射单元 → 光纤 → 光接收单元 → DSP（接收路径） → 主机侧。下面逐一拆解各单元的功能与实现要点。

3.1 光发射单元：从数字比特到光波形的转换

核心原理

光发射单元的任务是将DSP输出的模拟电信号（通常为差分对）转换为适合在光纤中长距离传输的调制光信号。在相干光模块中，这并非简单的强度调制，而是对光载波的幅度、相位和偏振同时进行调制。典型实现是采用“外腔可调激光器（ITLA）+ 双偏振IQ调制器”的方案。ITLA提供高纯度、频率可调的连续光载波，而IQ调制器（由两个马赫-曾德尔调制器MZM嵌套而成）在驱动放大器的推动下，将电信号“雕刻”到光波上。

关键信号流与接口

• 输入接口：来自DSP的4路模拟差分信号（对应X偏振I、X偏振Q、Y偏振I、Y偏振Q），通常为电压信号，摆幅约0.4~1.0Vpp。
• 驱动放大：将DSP输出信号放大至足以驱动MZM的电压（通常需要2~4Vpp），并保证足够的带宽（>40GHz）和线性度。
• 偏压控制：MZM的工作点会随温度和时间漂移，需要控制单元通过DAC输出偏压，配合光电二极管（MPD）监测，实现闭环锁定。
• 输出接口：经过偏振合束器（PBC）后的单模光纤输出，光功率通常在0~+3dBm可调。

案例拆解：80km传输链路发射端功率优化

某数据中心互联项目采用400G ZR模块，目标传输距离80km。初始配置时，发射光功率设置为+1dBm，但接收端误码率（BER）偏高。分析发现，由于光纤非线性效应（自相位调制SPM），过高的入纤功率导致信号畸变。通过逐步降低发射功率至-1dBm，并配合DSP端的发射预均衡（调整预加重系数），最终BER从2.3e-3降至1.1e-4，满足FEC门限要求。此案例说明，发射功率并非越大越好，需结合链路预算和非线性容忍度综合权衡。

常见误区

• 误区一：认为DSP输出信号可以直接驱动MZM。实际上，DSP输出电流驱动能力弱，必须经过宽带驱动放大器。
• 误区二：忽略MZM偏压点的温漂特性。若不做闭环控制，工作点漂移会导致调制消光比恶化，接收端代价显著增加。

3.2 光接收单元：相干混频与光电检测

核心原理

光接收单元负责将接收到的微弱光信号（通常已衰减至-20dBm~-10dBm）与本振光（LO）进行相干混频，然后通过平衡探测器转换为电信号。其核心是90°光学混频器，它将信号光与LO光分成四路，分别对应I/Q分量的和差输出。平衡探测器（BPD）对每一路进行差分检测，有效抑制共模噪声（如LO的相对强度噪声RIN），并输出电流信号，经跨阻放大器（TIA）转换为电压信号。

关键信号流与接口

• 输入接口：信号光（来自光纤）和LO光（来自模块内部ITLA的分支）。LO功率通常设置为+13~+15dBm，以保证散粒噪声极限。
• 混频与检测：四路平衡探测器输出差分电流，经TIA放大后，输出四路模拟电压信号至DSP。
• 相位控制：90°混频器需要精确的相位关系，通常通过热光移相器或硅光工艺实现，并由控制单元监测光电流进行微调。

案例拆解：接收灵敏度劣化排查

某现场反馈模块接收灵敏度比出厂指标差3dB。排查过程：首先检查LO功率，发现ITLA输出功率正常，但分光后到达混频器的LO功率偏低。进一步检查发现，连接LO与混频器的光纤跳线接头污染，插入损耗增大。清洁接头后，灵敏度恢复。此案例提示，接收链路中任何微小的光损耗都会直接影响灵敏度，日常维护需关注光路清洁度。

常见误区

• 误区一：将接收单元视为“光转电”的简单器件，忽略其对本振光功率和相位噪声的要求。
• 误区二：忽视TIA的带宽和增益平坦度。在800G及以上速率，TIA的带宽不足会直接导致码间干扰（ISI）。

3.3 DSP芯片：数字信号处理的核心引擎

核心原理

DSP芯片是相干光模块的“大脑”，承担了所有复杂的信号补偿与恢复算法。在发射端，它完成FEC编码、符号映射（如QPSK、16QAM）、脉冲整形（根升余弦滤波）以及预均衡（补偿器件带宽限制）。在接收端，它执行时钟恢复、色散补偿（CD）、偏振解复用与均衡（CMA/DD-LMS算法）、载波相位恢复（CPE）以及FEC解码。DSP的制程（如7nm/5nm）直接决定了模块的功耗与体积。

关键信号流与接口

• 主机侧接口：通过并行总线（如XSR/GeAR）与主机交换数据，速率可达100Gbps/lane。
• 模拟前端接口：内置高速DAC/ADC，DAC将数字信号转为模拟信号驱动Tx；ADC将Rx的模拟信号采样为数字信号。
• 控制接口：通过I2C/SPI接收MCU的配置，包括均衡器系数、色散补偿量、FEC模式等。

案例拆解：DSP均衡器系数调整

在实验室测试中，发现某模块在背靠背场景下性能优异，但接入50km光纤后，接收端误码率上升。通过读取DSP寄存器，发现色散补偿模块的抽头系数未完全收敛。手动调整色散搜索范围，并增加均衡器抽头数（从13增至17），误码率显著下降。此案例表明，DSP的算法参数需要根据实际链路进行优化，而非固定不变。

常见误区

• 误区一：认为DSP是“万能”的，可以无限补偿链路损伤。实际上，DSP的补偿能力受限于ADC/DAC的采样率和有效位数（ENOB）。
• 误区二：忽略DSP的功耗与散热设计。高速DSP功耗可达15~25W，若散热不良，会导致芯片降频或损坏。

3.4 控制与管理单元：模块的“神经系统”

核心原理

控制与管理单元通常由一颗MCU（ARM Cortex-M系列）和若干辅助芯片（如DAC/ADC、温度传感器）组成。它不参与高速数据流的处理，而是负责模块的初始化、实时监控、告警上报和功耗管理。它通过I2C总线与DSP、ITLA、TIA等器件通信，读取温度、电压、偏置电流等参数，并根据预设策略进行调整。

关键功能模块

案例拆解：模块死机后的远程恢复

某现网模块出现通信中断，主机无法读取模块信息。初步判断为MCU死机。通过硬件复位引脚（由主机控制）无法恢复。进一步分析，可能是DSP固件加载异常导致I2C总线死锁。解决方案：通过专用的调试接口（UART）连接MCU，强制重新加载DSP固件，并复位I2C总线。恢复后，模块正常运行。此案例说明，控制单元的设计需考虑异常恢复机制，如看门狗定时器。

常见误区

• 误区一：将控制单元视为简单的“寄存器堆”，忽略其固件逻辑的复杂性。实际上，MCU固件需要处理多种异常状态。
• 误区二：忽视监控数据的校准。例如，温度传感器的偏差会导致激光器功率补偿错误，因此出厂前必须进行多点校准。

3.5 四大单元的信号流整合与设计要点

在实际硬件设计中，四大单元并非孤立工作，而是通过明确的信号流紧密耦合。发射路径的信号流为：主机数据 → DSP（FEC编码、映射） → DAC → 驱动放大器 → IQ调制器 → 光纤。接收路径为：光纤 → 混频器 → BPD → TIA → ADC → DSP（均衡、解码） → 主机。控制路径则贯穿始终，MCU通过I2C总线实时调整各单元的工作点。