干扰源识别：开关电源噪声特性、时钟信号谐波分析、数字电路同步噪声、电机换向火花干扰
做EMC这么多年，我最大的体会是：干扰源找不准，后面全白干。很多人一上来就加滤波、加屏蔽，结果成本上去了，问题还在。你想想看，连敌人是谁都没搞清楚，怎么打？
这一章，咱们就把四种最常见的干扰源掰开揉碎讲清楚。开关电源、时钟、数字电路、电机——这哥四个，占了EMC问题的八成以上。
2.1 开关电源噪声特性
开关电源是EMC界的「头号通缉犯」。几乎每个电子产品里都有它，而它天生就是个噪声源。
为什么？因为开关电源的工作原理就是「高速开关」——MOS管在导通和截止之间来回切换，电流和电压的波形都是方波。方波这东西，傅里叶变换告诉我们，它包含极其丰富的谐波分量。
核心观点：开关电源的噪声，本质上是 di/dt 和 dv/dt 造成的。变化越快，噪声越强，频率越高。
2.1.1 差模噪声与共模噪声
这两种噪声，处理方式完全不同。我见过不少工程师把差模当共模处理，结果滤波器件加了一堆，效果为零。
| 噪声类型 | 传播路径 | 主要频段 | 抑制手段 |
|---|---|---|---|
| 差模噪声 | L-N 线之间 | 150kHz ~ 10MHz | X电容、差模电感 |
| 共模噪声 | L/N 对地（PE） | 10MHz ~ 30MHz | Y电容、共模扼流圈、屏蔽 |
差模噪声，说白了就是电流回路本身产生的。比如开关管导通时，输入电流突然增大，在输入回路的寄生电感上产生压降。共模噪声则更麻烦，它通常来自变压器绕组之间的寄生电容——高频电压通过电容耦合到地线上。
实战技巧：判断是差模还是共模，用电流探头分别测L线和N线。如果两线电流方向相反、大小相等，是差模；如果方向相同，是共模。我在一个电源适配器项目里，就是用这个方法，五分钟定位了问题。
2.1.2 开关节点的高频振荡
开关管漏极（或集电极）的电压波形，你拿示波器看，会发现开关沿上有一串「振铃」。这个振铃的频率通常在几十到几百MHz，是EMC超标的重灾区。
为什么会振铃？因为开关管结电容和变压器漏感、PCB走线电感组成了一个LC谐振回路。开关瞬间，能量在这个回路里来回震荡，直到被电阻消耗掉。
// 振铃频率估算公式
f_ring = 1 / (2 * π * √(L_parasitic * C_parasitic))
// 举个例子
L_parasitic = 100 nH (变压器漏感 + 走线电感)
C_parasitic = 50 pF (MOS管输出电容 + 分布电容)
f_ring = 1 / (2 * 3.14 * √(100e-9 * 50e-12))
≈ 71.2 MHz这个71MHz的振铃，正好落在FM广播频段附近。我记得有一次做车载充电器，就是被这个频率卡了整整两周。
避坑指南：我曾经在开关管漏极加了一个RC snubber，结果电阻选得太小，电容选得太大，snubber本身变成了一个高效辐射体。后来把R选在10~47Ω，C选在100~470pF，振铃才压下去。记住：snubber不是越大越好，要匹配阻抗。
2.2 时钟信号谐波分析
时钟信号，是数字系统的「心跳」。但它的EMI特性，很多人没真正理解透。
时钟信号通常是方波或正弦波。方波的频谱，是基频加上奇次谐波。比如一个100MHz的时钟，它的3次谐波是300MHz，5次谐波是500MHz……这些谐波的能量，理论上会一直延伸到GHz级别。
2.2.1 谐波能量分布规律
方波的上升时间（tr）和下降时间（tf），决定了谐波的能量能「跑」多远。上升时间越短，高频分量越丰富。
有一个经验公式：f_knee = 0.35 / tr。这个f_knee是转折频率，超过这个频率，谐波能量开始以-40dB/decade的速度衰减。
| 上升时间 tr | 转折频率 f_knee | EMI风险频段 |
|---|---|---|
| 5 ns | 70 MHz | 70MHz ~ 700MHz |
| 2 ns | 175 MHz | 175MHz ~ 1.75GHz |
| 1 ns | 350 MHz | 350MHz ~ 3.5GHz |
你看，同样是100MHz的时钟，如果上升时间从5ns降到1ns，EMI风险频段直接扩展了5倍。很多高速芯片的IO口，上升时间只有几百皮秒，那谐波能跑到好几个GHz。
关键认知：时钟信号的EMI问题，根源往往不是基频，而是谐波。基频100MHz，你可能测出来超标点在300MHz或500MHz。别傻乎乎地去处理100MHz，那是白费力气。
2.2.2 展频技术（Spread Spectrum）
展频技术，说白了就是把时钟频率「抖」起来。让它在中心频率附近小范围变化，比如±1%。这样，原来集中在某个频点的能量，被分散到一个频段里，峰值就降下来了。
我建议你在以下场景考虑展频：
- 时钟频率在30MHz以上
- 产品需要过FCC Class B或EN 55022 Class B
- PCB布局已经优化，但EMI仍然超标3~5dB
展频的调制方式有两种：
- 三角波调制：最常见，实现简单，能量分布均匀
- Hershey Kiss调制：能量集中在中心频率附近，边带能量低，适合对时序要求高的场景
个人经验：展频不是万能的。有一次我在一个DDR3系统里用展频，结果内存读写出现随机错误。后来发现展频的调制频率和DDR的刷新周期产生了拍频干扰。最后把调制频率从30kHz改到60kHz，问题解决。所以，展频一定要和系统时钟域协调好。
2.3 数字电路同步噪声
数字电路，尤其是大规模数字芯片，有一个「集体行动」的问题。成千上万个触发器在同一时钟沿翻转，瞬间电流需求巨大。这个电流在电源分配网络（PDN）上产生压降，形成同步开关噪声（SSN）。
SSN的典型表现是：电源轨上出现与时钟同步的毛刺，频率等于时钟频率及其谐波。这个噪声会通过电源线传导出去，也会通过PCB走线辐射出去。
2.3.1 SSN的定量估算
SSN的幅度，可以用一个简单公式估算：
V_SSN = N * L_eff * (di/dt)
其中：
N = 同时翻转的IO数量
L_eff = 每个IO的等效回路电感
di/dt = 单个IO的电流变化率举个例子：一个32位数据总线，同时翻转，每个IO的di/dt是20mA/ns，回路电感是5nH。那么：
V_SSN = 32 * 5e-9 * 20e6 = 3.2V3.2V的噪声！如果芯片供电是3.3V，那这个噪声直接把电源轨打穿了。芯片能不误动作吗？
避坑指南：我曾经在一个FPGA项目里，忽略了SSN的影响。结果FPGA内部逻辑在高温下频繁出错，排查了整整一个月。最后发现是SSN导致内部PLL失锁。从那以后，我设计PDN时一定会做SSN仿真，至少保证V_SSN < 5% VDD。
2.3.2 降低SSN的常用手段
- 增加去耦电容：在芯片电源引脚附近放置0.1μF + 0.01μF的组合电容，降低高频阻抗
- 优化电源平面：使用完整的电源/地平面，减小回路电感
- 控制同时翻转数量：在FPGA或ASIC设计中，把大位宽总线拆分成多个小位宽总线，分时翻转
- 使用缓启技术：让IO的驱动强度可调，降低di/dt
2.4 电机换向火花干扰
电机，尤其是直流有刷电机和串激电机，是EMC领域的「野蛮人」。它们产生的干扰，不是微伏级的，而是伏特级的。
电机换向时，电刷和换向器之间会产生电弧。这个电弧的本质是：当电刷离开一个换向片时，绕组中的电流不能突变，于是在电刷和换向片之间产生高压，击穿空气形成火花。
2.4.1 火花干扰的频谱特征
电机火花的频谱非常宽，从几十kHz到几百MHz都有能量。而且它不是连续的，而是随电机转速变化的脉冲串。
| 电机类型 | 干扰频段 | 干扰强度 | 主要传播方式 |
|---|---|---|---|
| 直流有刷电机 | 10kHz ~ 300MHz | 高（可达数伏特） | 传导 + 辐射 |
| 串激电机 | 100kHz ~ 500MHz | 极高 | 传导为主 |
| 无刷直流电机 | 1MHz ~ 100MHz | 中等 | 辐射为主 |
2.4.2 电机干扰的抑制策略
对付电机干扰，我总结了三板斧：
- 源头抑制：在电机两端并联RC snubber或压敏电阻，吸收换向电弧能量。R选10~100Ω，C选0.01~0.1μF。
- 传导隔离：在电机电源线上加共模扼流圈和X电容。扼流圈的电感量选几十μH到几mH，看干扰频段。
- 辐射屏蔽：用金属壳把电机包起来，壳体接地。屏蔽层要低阻抗，最好用铜箔或镀锌钢板。
实战案例：我做过一个吸尘器项目，电机一启动，MCU就复位。查了半天，发现电机干扰通过电源线传导到MCU的复位引脚。后来在电机电源线上加了一个双线共模扼流圈（2mH），并在MCU复位引脚对地加了一个0.1μF电容，问题解决。有时候，一个简单的共模扼流圈就能搞定。
2.5 本章知识体系
下面这张图，把四种干扰源的核心特征、传播路径和抑制手段串起来了。你可以把它当作一个快速参考。