📚 课程目录第4章光电探测器与接收机设计

4. 光电探测器与接收机设计

好，我们聊到光电探测器了。这东西，说白了就是把光信号变回电信号的那个关口。光在波导里跑得再快，到了探测器这要是卡了脖子，前面全白干。

我在做第一版片上互连芯片时，就吃过这个亏。当时觉得激光器搞定就行了，探测器随便选个PIN就完事。结果流片回来，眼图全是闭的。后来痛定思痛，花了两周重新整接收机前端。所以这一讲，我把那些坑踩过的东西，全都抖给你们。

硅光芯片上，主流的探测器其实就两种：PIN 探测器和雪崩光电探测器 (APD)。还有玩GeSn的，但工程化还有距离，咱们今天只讲能上片的。

类型	核心结构	增益	响应度典型值	带宽	适用场景
PIN	P区-本征区-N区	无（1倍）	0.5 ~ 0.9 A/W	高（> 50 GHz）	短距离、高速并行链路
APD	吸收区 + 倍增区	10 ~ 30倍	5 ~ 20 A/W	中等（10 ~ 30 GHz）	长距离、弱信号恢复

为什么要区分？因为增益和带宽，就像一对冤家。PIN没有增益，但快得飞起。APD有增益，但响应慢半拍，而且噪声大。我个人习惯：片内通信，优先选PIN。片间距离超过5毫米，或者对方激光器功率抠门，再考虑APD。

响应度 (Responsivity)，符号 R，单位 A/W。简单说就是一个光子打进探测器，能打出几个电子。

公式很简单：R = η · (q / hν)

我给大家一个经验值：在1310nm波段，理想PIN探测器量子效率如果到80%，响应度大约是0.85 A/W。如果你测出来只有0.3 A/W，别急着骂工艺——八成是光耦合损失或者波导对接没对准。

避坑指南
我曾经遇到一个案子，探测器响应度一直偏低。折腾了仨月，最后发现是探测器上面的氧化物厚度不对，形成了谐振腔效应。所以，验证响应度前，先去跑一遍FDTD仿真，看看光场到底进没进吸收区。

探测器的带宽，不是随随便便就能往上提的。主要被两个东西按住：RC 常数和载流子渡越时间。

RC 常数：探测器结电容 + 寄生电容 + 负载电阻。你想想看，探测器面积越大，电容越大；电容大，RC滚降就越低。所以高速探测器都做得很小（比如直径 5 ~ 10 μm）。

载流子渡越时间：光在本征层产生电子-空穴对后，它们要漂移到电极。本征层越厚，吸收效率越高，但渡越时间越长，带宽就往下掉。这就是个典型的 trade-off。

我给大家一个快速估算公式：带宽 f₃dB ≈ 0.44 / t_transit。如果你的本征层厚度是 0.5 μm，渡越时间大概 5 ps，那带宽上限大约是 88 GHz。嗯，理想状态。实际上寄生一上去，能跑 50 GHz 已经烧高香了。

探测器之后，信号进入接收机前端。这部分我强调几件重要的事。

探测器输出的是电流信号，不是电压。所以第一件事：用一个跨阻放大器 (TIA)把电流变成电压。

TIA 的核心指标：

  实战口诀

  对于 25 Gbaud NRZ 信号，TIA 带宽至少 20 GHz，跨阻建议 2 kΩ。这是我常用的起点。

接收机灵敏度，通俗点说就是：“多弱的光你能认出来？”这个值直接决定了链路预算。

影响灵敏度的噪声源主要是：

我以前做过一个灵敏度优化：把 TIA 的反馈电阻从 2 kΩ 换成 4 kΩ，理论上热噪声能降一半。但代价是带宽直接从 22 GHz 掉到 12 GHz。嗯，25 Gbaud 信号直接废了。所以，不要为了降噪声把带宽牺牲掉。噪声和带宽必须一起平衡。

TIA 出来后，信号幅度可能只有几十毫伏，毛刺也多。得加一级限幅放大器 (LA)，把信号摆幅整到几百毫伏。

最后一步是时钟数据恢复 (CDR)，把数据和时钟分离。这一块，超过 25 Gbaud 时，建议用半速率环或全速率注入锁定。我自己在 50 Gbaud 项目上用过注入锁定 CDR，抖动小于 200 fs，性能非常稳。

重要提醒
CDR 的锁定时间要足够快。在某些应用里，如果信道快速切换（比如光交换网络），CDR 锁定时间大于 100 ns，那整个端到端延迟就会崩溃。我建议片上 CDR 锁定时间控制在 20 ns 以内。

下面这张图，把探测器到接收机的设计流程串了一下。你照着走，基本不会跑偏。