硅光子学基础：光波导原理、耦合效率、损耗机制
做硅光芯片，最先要搞明白的是：光到底怎么在芯片里跑起来的？
我刚开始接触硅光子学的时候，总觉得这玩意儿跟光纤通信差不多——光在硅里走直线呗，能有什么花样？后来真动手搭了一个8通道的波导交叉阵列，才发现这里面的门道远比我以为的多。今天我就把这块最基础但是也最核心的东西，跟你掰扯清楚。
光波导原理：不要让光跑丢了
要想让光老老实实地在芯片里沿着指定路径走，你得给它修一条“路”——这条“路”就是光波导。
为什么光能待在里面？说白了就是全内反射。光波导的芯层折射率比包层高，入射角大于临界角时，光就在芯层和包层之间来回弹，往前走。我当年在学校做第一个马赫‑曾德尔干涉仪，死活测不出干涉条纹，最后发现包层厚度没刻够，全内反射条件不满足，光全跑到衬底里去了。所以，波导截面设计是第一步。
常见的波导结构有三种：
- 条型波导（Strip waveguide） —— 芯层完全被包层包裹，工艺简单，模式约束强。我一般用220nm顶硅厚度的SOI晶圆来做，单模条件好控制。
- 脊型波导（Rib waveguide） —— 芯层两侧刻蚀一部分，留下一个脊。这种结构对偏振不敏感，适合做调制器。
- 槽型波导（Slot waveguide） —— 两个条中间夹一个纳米级低折射率缝隙，光场集中在缝隙里。我做过一个传感芯片，就用槽型波导把光场挤出来测折射率变化。
核心参数：波导尺寸决定模式数量。单模条件：宽度×高度 ≈ 0.45~0.55 µm²（SOI平台）。宽了会出高阶模，窄了损耗增大。
这里还得提一下模式。光在波导里并不是随便跑的，它只能以某些特定的电磁场分布方式传播——这些方式就是模式。TE模式和TM模式、基模和高阶模，它们对应的有效折射率和群速度都不一样。我记得有一次仿真发现群折射率异常大，检查才发现自己用了宽650nm的波导，已经能支持TE10模式了。
耦合效率：把光从外部塞进芯片
波导建好了，问题来了——激光器的光怎么进芯片？还有光纤来的光怎么耦合到波导？这是整个系统最头疼的部分，没有之一。
主流方案就两种：
| 耦合方式 | 原理 | 典型效率 | 带宽 | 工艺兼容性 |
|---|---|---|---|---|
| 端面耦合 | 从芯片侧面的波导端面直接耦合，用模斑转换器缩小光斑 | -1 ~ -3 dB | 宽（＞100nm） | 需刻蚀端面+模斑转换器 |
| 光栅耦合 | 在芯片表面做周期光栅，光垂直或斜入射后衍射进入波导 | -3 ~ -6 dB | 窄（约40~60nm） | 只需一步光栅刻蚀 |
我个人的经验：测光芯片性能，最好先用光栅耦合。为什么？因为你不需要切芯片，直接把光纤阵列摆上去就能测。但是如果你要做封装、做短距高速互连，端面耦合是正解，因为损耗小、带宽大。我之前一个数据中心光互联项目，刚开始用了光栅耦合，12个通道插损不均，最后换回带模斑转换器的端面耦合，单通道插损从6dB降到2.5dB。
小提示：计算耦合效率时，不要只盯着光纤到波导的耦合。还要考虑偏振匹配——很多硅波导只支持TE或TM，而光纤出来的偏振是随机的，你得加起偏器或偏振分束器。
损耗机制：光到底损失在哪了？
有了波导，有了耦合方法，怎么让光传输得尽可能远？你得跟各种损耗做斗争。
常见的损耗分成四大类：
- 散射损耗 —— 波导侧壁粗糙度引起的。侧壁不平，光就散射出去。我记得有一次用深紫外光刻加工波导，侧壁粗糙度做到5nm RMS以下，散射损耗已经很小了（约0.5 dB/cm）。但如果你用电子束直写，加工速度慢，不过侧壁可以更光滑。
- 材料吸收损耗 —— 硅本身在通信波段（1.31µm / 1.55µm）吸收很小（< 0.1 dB/cm），但掺杂区（比如低掺杂的调制器）吸收会明显增大。我遇到过波导旁边打了重掺杂接触区，结果泄漏进去的光全被吸收了，损耗增加了3dB/cm。后来加了隔离区，才控制住。
- 弯曲损耗 —— 波导拐弯太急，光来不及拐弯，就辐射出去了。我一般用最小弯曲半径来约束版图——对于220nm×500nm的波导，最小弯曲半径推荐5µm，再小损耗就指数上升。
- 模式失配损耗 —— 两个不同尺寸或不同折射率的波导对接时，光场不匹配，一部分反射或辐射掉。例如从2µm宽的输入端到500nm的波导，中间不加锥形过渡，损耗至少3dB。
避坑：我曾经在版图里直接画了一个180°转角波导，半径只有1µm，仿真没看出来，流片回来测试插损大得离谱，一查就是弯道辐射损耗。从此我不再用小于5µm的弯曲半径。
如果你是做系统级仿真，我会建议你把一根波导的损耗分解成这样来看：
total_loss = α_scatter * L + α_bend * N_bend + α_mismatch * N_junction + α_absorption * L_doped
其中：
α_scatter ≈ 0.5~1.5 dB/cm （取决于侧壁粗糙度）
α_bend ≈ 0.01~0.5 dB/弯 （取决于弯曲半径）
α_mismatch ≈ 0.1~0.5 dB/接头 （取决于锥形过渡质量）
α_absorption ≈ 1~5 dB/cm （掺杂区）你不用死记这些数字，每个工艺节点都有差异。拿到MPW（多项目晶圆）的测试结果后，自己拟合一个损耗模型才是正路。
知识图谱：光波导、耦合、损耗之间的关系
下面这张图我画了我自己的理解框架——这三个知识点不是并列的，而是环环相扣的。设计芯片时，你得在波导结构、耦合方案和损耗预算之间反复权衡。
实操建议：怎么上手？
如果你刚开始设计自己的硅光芯片，我建议按这个顺序来：
- 选工艺平台 —— 220nm硅厚SOI标准工艺，最普适。
- 定波导截面 —— 单模条件，500nm宽 × 220nm高，包层用SiO₂。
- 算耦合方案 —— 先考虑用光栅耦合做测试，后期封装用端面耦合。
- 做损耗预算 —— 列出所有波导长度、弯道数量、接头数，用前文公式预估总插损。
- 流片后校准 —— 自己做测试片，拟合实际损耗参数，修正设计规则。
嗯，要记住一个原则：硅光子学不是玄学，每一个 dB 的损耗都有数学和物理上的根。你把原理吃透了，才能在设计的时候做到心中有数。