3. 移相器结构设计基础:常见热光移相器结构与热耦合设计

热光移相器的核心性能——调谐效率与响应速度——高度依赖于加热器与波导之间的热耦合设计。本节从加热器类型出发,系统对比金属加热器与掺杂硅加热器的工艺与热学特性,并深入分析波导-加热器间距、热隔离槽等关键设计参数对热串扰与功耗的影响。

3.1 常见热光移相器加热器类型

根据加热器材料与集成方式,主流热光移相器可分为以下两类:

特性 金属加热器(TiN / Pt / W) 掺杂硅加热器(P++ / N++)
材料 氮化钛(TiN)、铂(Pt)、钨(W) 重掺杂多晶硅或单晶硅(P++ / N++)
电阻率 ~100–200 μΩ·cm ~0.5–5 mΩ·cm(可调掺杂浓度)
工艺兼容性 需额外金属沉积与刻蚀,与CMOS BEOL兼容 与硅光前端工艺完全兼容,无需额外金属层
热稳定性 高(TiN可耐受>500°C) 中等(掺杂浓度过高时存在电迁移风险)
热导率 ~20–30 W/(m·K)(TiN) ~50–80 W/(m·K)(多晶硅)
典型应用 高精度调谐、低功耗场景 高密度集成、低成本场景
工程选型提示: 金属加热器(尤其是TiN)因电阻温度系数(TCR)较低,更适合需要稳定热功率输出的精密调谐;掺杂硅加热器则因与波导层距离更近(可集成在波导侧壁或上方),热耦合效率更高,但需注意掺杂浓度对光吸收的潜在影响。

3.2 波导与加热器的热耦合设计

热耦合设计的核心目标是:在尽可能低的电功耗下,将加热器产生的热量高效传递至波导芯层,同时抑制热量向衬底或相邻波导的横向扩散。关键设计参数包括:

  • 加热器-波导间距(dh-w): 典型值0.5–2 μm。间距越小,热耦合效率越高,但可能引入光吸收损耗(尤其对掺杂硅加热器)。
  • 加热器宽度(Wh): 通常为1–3 μm。过宽会导致热扩散区域增大,降低局部加热效率;过窄则电阻增大,驱动电压升高。
  • 热隔离槽(Trench): 在波导两侧刻蚀深槽(深度>5 μm),填充低热导率材料(如SiO₂或空气),可显著抑制横向热扩散,降低热串扰。
  • 衬底热沉设计: 在波导下方保留足够厚的SiO₂埋氧层(BOX,典型厚度2–3 μm),减少热量向硅衬底的流失。
设计准则: 对于标准220 nm SOI平台,推荐加热器-波导间距为1.0–1.5 μm,加热器宽度为2 μm,并在波导两侧设置宽度≥3 μm、深度≥5 μm的热隔离槽,可将热串扰降低约60%。
波导-加热器热耦合结构示意图(截面图) 硅衬底(Si Substrate) 埋氧层(BOX, SiO₂, 2–3 μm) 硅波导芯层(220 nm) 上包层(SiO₂ / 聚合物) 加热器(TiN / P++ Si) 热隔离槽 热隔离槽 dh-w = 1.0–1.5 μm 热流方向 横向热扩散被抑制 横向热扩散被抑制

3.3 热耦合效率量化指标

热耦合效率通常用以下两个指标衡量:

  • 调谐效率(Pπ): 实现π相位变化所需的电功率。典型值:金属加热器为20–40 mW/π,掺杂硅加热器为10–25 mW/π(优化设计后可达5–10 mW/π)。
  • 热响应时间(τth): 加热器温度达到稳态的63%所需时间。典型值:10–50 μs,受加热器-波导间距和热容影响。
设计权衡: 减小加热器-波导间距虽能提升调谐效率,但会增大光吸收损耗(尤其对掺杂硅加热器)。建议在设计中通过FDTD仿真评估光吸收损耗,确保总插入损耗<0.5 dB。

3.4 热串扰抑制结构设计

在密集波分复用(DWDM)或大规模MZI阵列中,相邻移相器间的热串扰是限制通道隔离度的主要因素。常用抑制结构包括:

  1. 热隔离槽(Trench): 在波导两侧刻蚀深槽,填充SiO₂或空气,形成低热导率屏障。可将串扰系数从~30%降至<5%。
  2. 悬浮波导结构: 将波导与衬底部分或完全悬空,利用空气间隙(热导率~0.026 W/(m·K))实现极致热隔离。适用于超低功耗场景,但机械稳定性需额外加固。
  3. 热沉引导: 在加热器上方或侧面设计金属热沉(如Cu或Al),将多余热量定向导出,减少横向扩散。
  4. 差分驱动补偿: 通过电路预补偿相邻通道的热串扰,适用于串扰可预测且稳定的系统。
热串扰抑制结构对比(俯视示意图) 无热隔离结构 波导1(加热器开启) 波导2(受串扰影响) 热串扰 串扰系数:~30% 带热隔离槽结构 波导1(加热器开启) 热隔离槽(SiO₂ / 空气) 波导2(串扰被抑制) 热流被阻断 串扰系数:<5%

3.5 设计流程与仿真验证

典型的热光移相器结构设计流程如下:

  1. 材料与工艺选择: 根据CMOS平台兼容性、目标功耗和成本,确定加热器类型(金属/掺杂硅)。
  2. 初始几何参数设定: 设定波导宽度(450–500 nm)、加热器宽度(1–3 μm)、加热器-波导间距(0.5–2 μm)。
  3. 热-电-光多物理场仿真: 使用COMSOL或Lumerical HEAT + MODE求解器,计算温度分布、热响应时间、调谐效率及光吸收损耗。
  4. 热串扰评估: 在阵列布局中仿真相邻通道的温度串扰系数,必要时加入隔离槽或悬浮结构。
  5. 版图设计与DRC检查: 将优化后的结构绘制为GDS版图,通过设计规则检查(DRC)确保工艺可制造性。
  6. 流片与测试验证: 通过实验测量Pπ、τth和串扰系数,反馈修正仿真模型。
工程案例参考: 某28 nm CMOS硅光平台采用TiN金属加热器(厚度100 nm,宽度2 μm),加热器-波导间距1.2 μm,配合两侧3 μm宽、5 μm深的SiO₂填充隔离槽,实测Pπ = 18 mW,热串扰系数<4%,热响应时间τth = 22 μs,满足32通道DWDM系统要求。