2. 硅光工艺基础：SOI晶圆结构、硅波导基本特性、单模条件与模场分布
硅光芯片的基石是 SOI（Silicon-on-Insulator） 晶圆。理解其层叠结构、波导的光学约束机制以及单模传输条件，是进行后续耦合器设计与PDK开发的前提。本节将系统梳理这些核心工艺与物理基础。
2.1 SOI晶圆结构
SOI晶圆由三层材料构成，形成“三明治”结构，其核心优势在于利用高折射率差实现强光场约束。
| 层名 | 材料 | 典型厚度 | 功能 |
|---|---|---|---|
| 顶层硅（Device Layer） | 单晶硅（Si） | 220 nm（标准） / 340 nm / 500 nm | 光波导芯层，光场主要传输区域 |
| 埋氧层（BOX） | 二氧化硅（SiO₂） | 2 µm（标准） / 3 µm | 光学隔离层，防止光泄漏到衬底 |
| 衬底（Handle Substrate） | 单晶硅（Si） | ~725 µm | 机械支撑，热沉 |
设计要点： 标准220 nm顶层硅厚度是CMOS工艺兼容的折中选择，兼顾了单模条件与模场尺寸。BOX层厚度需大于1 µm，以避免衬底泄漏损耗。
2.2 硅波导基本特性
硅波导利用 全内反射（TIR） 原理将光约束在顶层硅内。由于Si（n≈3.48）与SiO₂（n≈1.44）之间存在巨大折射率差（Δn≈2.04），波导可以做到亚微米尺寸，实现超高密度集成。
- 高折射率对比度： 强约束带来小弯曲半径（R < 5 µm），但同时也导致波导侧壁粗糙度敏感，散射损耗较大。
- 波导类型：
- 条形波导（Strip Waveguide）： 全刻蚀，强约束，用于紧凑型器件。
- 脊形波导（Rib Waveguide）： 部分刻蚀，弱约束，用于降低损耗或实现单模大截面。
- 损耗机制：
- 散射损耗： 侧壁粗糙度主导，与波长平方成反比。
- 吸收损耗： 材料本征吸收（Si带边吸收）及自由载流子吸收。
- 弯曲损耗： 弯曲半径过小时，光场向外辐射。
PDK参数示例： 标准220 nm × 500 nm条形波导在1550 nm波长下，TE基模的有效折射率n_eff ≈ 2.45，群折射率n_g ≈ 4.2。
2.3 单模条件
对于SOI波导，单模条件由波导的归一化频率V参数决定。对于矩形波导，需同时满足横向（x）和纵向（y）的单模截止条件。
V参数定义：
V = (2π/λ) * a * √(n_core² - n_clad²)其中，a为波导半宽（或半高），λ为真空波长。当V < π/2时，波导支持单模传输。
标准220 nm SOI波导单模条件（1550 nm）：
| 波导宽度 w (nm) | 模式支持 | 说明 |
|---|---|---|
| w < 400 | 单模（TE0） | 仅支持基模，但弯曲损耗增大 |
| 400 ≤ w ≤ 600 | 准单模（TE0为主） | 高阶模TE1开始出现截止，但可被抑制 |
| w > 600 | 多模（TE0, TE1, ...） | 需设计模式滤除器或绝热锥形过渡 |
工程陷阱： 实际PDK中，500 nm宽波导在1550 nm下通常视为“准单模”。若波导长度超过数毫米，高阶模可能因损耗大而自然消失，但在短耦合器（< 100 µm）中，高阶模会显著干扰耦合响应，必须通过设计抑制。
2.4 模场分布
模场分布决定了波导之间的耦合效率、弯曲损耗以及与其他器件（如光纤、光栅）的对接损耗。对于标准SOI波导，模场呈现以下特征：
- TE基模（E_x偏振）： 电场主要沿水平方向，模场中心位于波导芯层，在芯层-包层界面处有较强倏逝场。
- TM基模（E_y偏振）： 电场主要沿垂直方向，由于顶层硅厚度（220 nm）远小于宽度，TM模的约束较弱，模场向包层扩展更多。
- 倏逝场（Evanescent Field）： 在波导表面外指数衰减，是耦合器、调制器、传感器工作的物理基础。
耦合器设计启示： 热光型耦合器通常利用倏逝场耦合。波导间距越小（如 < 200 nm），耦合长度越短，但工艺难度增大。模场失配会导致耦合效率下降，需通过锥形波导或多模干涉（MMI）结构进行模式匹配。
2.5 关键参数总结
下表汇总了硅光波导设计中需要关注的核心参数及其典型值，供PDK开发与耦合器建模参考。
| 参数 | 符号 | 典型值 (1550 nm) | 对耦合器的影响 |
|---|---|---|---|
| 有效折射率 | n_eff | 2.35 ~ 2.55 | 决定耦合相位匹配条件 |
| 群折射率 | n_g | 4.0 ~ 4.5 | 影响耦合器带宽与自由光谱范围 |
| 模场直径 (MFD) | MFD | ~0.5 µm (TE) / ~0.8 µm (TM) | 决定倏逝场重叠积分 |
| 传播损耗 | α | 1 ~ 3 dB/cm | 影响耦合器插入损耗 |
| 弯曲损耗 (R=5 µm) | α_bend | < 0.1 dB/90° | 限制耦合器紧凑布局 |
PDK开发提示： 在PDK组件库中，波导的n_eff和n_g通常以查找表（LUT）形式提供，覆盖不同波长、宽度和温度。热光型耦合器建模时，需额外引入热光系数 dn/dT ≈ 1.86×10⁻⁴ K⁻¹（Si），用于计算加热引起的相位变化。