4. PDK热设计规则（二）：金属走线热导率要求、热沉与TSV布局规则、热应力容限
在硅光芯片中，热管理直接决定器件的波长稳定性、调制效率与长期可靠性。PDK 热设计规则的第二部分聚焦于三个核心维度：金属走线的热导率要求、热沉与硅通孔（TSV）的布局规则，以及热应力容限。这些规则共同构成了从材料选择到物理布局的完整热管理约束链。
4.1 金属走线热导率要求
金属互连层不仅是电信号通道，更是芯片内部热量横向扩散的主要路径。PDK 对不同金属层的热导率提出了明确的下限要求，以确保热流能够高效地从有源区传导至热沉。
4.1.1 金属材料与热导率等级
标准硅光工艺中，铜（Cu）因其优异的导电与导热性能成为首选。PDK 通常定义三个热导率等级，对应不同的金属层用途：
| 等级 | 材料 | 热导率要求 (W/m·K) | 典型应用层 |
|---|---|---|---|
| L1 (高热导) | Cu (电镀) | ≥ 380 | 顶层厚金属 (TM)、重布线层 (RDL) |
| L2 (中热导) | Cu (Damascene) | ≥ 320 | 中间金属层 (M2-M5) |
| L3 (低热导) | Al (溅射) | ≥ 180 | 局部互连层 (M1)、金属栅极 |
4.1.2 走线宽度与热导率修正
实际走线的等效热导率受尺寸效应影响。PDK 提供以下修正公式供热仿真使用：
// 等效热导率计算 (PDK 热模型)
// k_bulk: 体材料热导率 (W/m·K)
// w: 走线宽度 (μm)
// t: 走线厚度 (μm)
// k_eff = k_bulk * (w / (w + 2 * t)) // 侧壁散射修正
// 示例：L1 铜线，w=2.0μm, t=3.0μm
k_bulk = 380.0;
w = 2.0;
t = 3.0;
k_eff = 380.0 * (2.0 / (2.0 + 2 * 3.0)); // k_eff = 95.0 W/m·K
当走线宽度小于 1.0 μm 时，等效热导率可能下降至体材料的 30% 以下，此时必须增加冗余走线或使用热伪填充（dummy fill）来补偿。
4.2 热沉与TSV布局规则
热沉（Heat Sink）和硅通孔（TSV）是芯片垂直散热的关键通道。PDK 定义了严格的布局规则来保证热阻最小化。
4.2.1 热沉布局规则
热沉通常位于芯片背面或顶层金属之上。PDK 要求热沉与热源之间的垂直距离不超过以下阈值：
- 直接热沉区： 热源（如激光器、调制器）正下方 50 μm 内必须存在热沉金属或 TSV 阵列。
- 热沉密度： 在芯片有源区，热沉金属覆盖率 ≥ 60%。
- 热界面材料（TIM）厚度： 热沉与芯片之间的 TIM 层厚度 ≤ 10 μm，热导率 ≥ 5 W/m·K。
4.2.2 TSV 布局规则
TSV 用于将热量从器件层垂直传导至背面热沉。PDK 对 TSV 的尺寸、间距和阵列形式有明确约束：
| 参数 | 最小值 | 典型值 | 最大值 | 说明 |
|---|---|---|---|---|
| TSV 直径 (D) | 5 μm | 10 μm | 20 μm | 过小则热阻大；过大则机械应力集中 |
| TSV 间距 (P) | 15 μm | 30 μm | 50 μm | 保证硅衬底机械完整性 |
| TSV 深宽比 (AR) | 1:1 | 5:1 | 10:1 | 高深宽比增加填充难度与热阻 |
| TSV 到有源区距离 | 10 μm | 20 μm | — | 避免应力损伤波导或 PN 结 |
4.2.3 热沉与TSV协同布局示意
下图展示了典型硅光芯片中热沉与 TSV 的协同布局结构：
4.3 热应力容限
硅光芯片在工艺制造（如退火、键合）与工作过程中会经历显著的温度变化，热应力是导致器件失效和性能漂移的主要机制之一。PDK 定义了热应力容限规则，涵盖材料断裂强度、界面剥离风险与应力引起的折射率变化。
4.3.1 材料热应力极限
不同材料在硅光工艺中的热应力容限如下：
| 材料 | 热膨胀系数 (CTE, ppm/K) | 断裂强度 (MPa) | 最大允许温差 ΔT_max (°C) | 失效模式 |
|---|---|---|---|---|
| 硅 (Si) | 2.6 | ~300 | 200 | 脆性断裂 |
| 二氧化硅 (SiO₂) | 0.5 | ~110 | 150 | 裂纹扩展 |
| 氮化硅 (Si₃N₄) | 3.2 | ~400 | 250 | 薄膜剥离 |
| 铜 (Cu) | 17.0 | ~200 | 120 | 塑性变形 / 电迁移 |
| 聚合物包层 | 50-80 | ~30 | 80 | 热分解 / 脱层 |
4.3.2 热应力引起的性能漂移
热应力不仅导致物理损坏，还会通过弹光效应改变波导的有效折射率，引起器件工作波长漂移。PDK 要求设计者在以下场景进行热应力仿真验证：
- 马赫-曾德尔干涉仪（MZI）：热应力引起的臂长差变化应小于 λ/20，对应波长漂移 < 0.1 nm。
- 微环谐振器：热应力导致的谐振峰偏移应控制在 FSR 的 1% 以内。
- 光栅耦合器：热应力可能改变光栅周期，导致耦合效率下降超过 0.5 dB 时必须进行应力补偿设计。
4.3.3 热应力容限设计规则
PDK 提供以下定量规则来约束热应力：
// 热应力容限检查规则 (PDK 验证脚本片段)
// 规则 1: 金属走线应力
// 对于宽度 w > 10 μm 的 Cu 走线，热应力 sigma_x 必须 < 150 MPa
if (metal_width > 10.0) {
sigma_x = CTE_Cu * (T_max - T_ref) * E_Cu; // 简化计算
if (sigma_x > 150.0) {
print("WARNING: 宽金属走线热应力超标");
}
}
// 规则 2: 介质层界面应力
// SiO₂/Si 界面剪切应力 tau_xy 必须 < 50 MPa
// 若超过，需增加应力缓冲层 (如 50 nm SiON)
tau_xy = compute_interface_stress(layer_stack);
if (tau_xy > 50.0) {
print("ERROR: 介质界面应力超出容限，建议插入应力缓冲层");
}
// 规则 3: TSV 邻近应力
// TSV 边缘 5 μm 范围内，硅衬底应力 sigma_vonMises 必须 < 200 MPa
sigma_vm = tsv_stress_simulation(tsv_diameter, tsv_pitch);
if (sigma_vm > 200.0) {
print("ERROR: TSV 邻近区域应力超标，增大间距或减小直径");
}
4.3.4 热应力与热阻的权衡
下图展示了热应力容限与热阻之间的典型权衡关系，帮助设计者在布局阶段做出最优决策：