📚 课程目录第3章 Lumentum 200G EML芯片外延与工艺平台

3. Lumentum 200G EML芯片外延与工艺平台

200G EML 的性能上限，在外延片长完的那一刻就基本被决定了。后续的电极、减薄、镀膜和封装只能“守住”外延给出的带宽、内建电场和损耗水平，很难再创造新的物理余量。因此理解 Lumentum 这类 200G EML 平台，核心是理解三件事：InP 基外延结构如何分区设计、MOCVD 生长参数如何影响界面与组分、光栅与调制器区的集成工艺如何决定高速响应。

一、InP 基外延结构：把增益、光栅、调制三种功能叠在同一片晶圆上

EML 的本质是“DFB 激光器 + 电吸收调制器（EAM）”的单片集成。沿光传播方向，外延结构必须同时满足三个互相牵制的要求：激光区要有足够增益和稳定单模；光栅区要有可控的耦合系数 κ；调制器区要在 0～−2 V 反偏下提供足够的吸收变化，同时保持低电容和低光损耗。

典型 200G EML 采用 AlGaInAs/InP 多量子阱（MQW）体系，而不是传统 InGaAsP。原因是 AlGaInAs 的导带偏移更大，电子限制更好，高温下特征温度 T₀ 更高，适合 50 GBd PAM4（约 106 Gb/s 单波）乃至 100 GBd 场景。一个可参考的外延层次（示例结构，非实测值）如下：

InP 衬底 (S-doped, n ~2e18)
  n-InP buffer            300 nm
  AlGaInAs/InP MQW 有源区  8 wells / 6 barriers
  InP 光栅层 (grating layer) 30~50 nm
  p-InP cladding          1.5~2.0 μm
  p-InGaAs 接触层         200 nm

关键设计点在于：有源区 MQW 的 PL 波长决定增益峰，通常比目标激射波长蓝移 20～40 nm，以补偿工作温升和载流子带填充效应；光栅层厚度和位置决定 κ，κ 太小则单模抑制比不足，κ 太大则空间烧孔严重、调制带宽下降。调制器区则通过量子限制斯塔克效应（QCSE）实现吸收边随反偏电压红移，其 MQW 的阱宽和垒宽往往与激光区不同，需要二次外延或选区生长来实现带隙工程。

二、MOCVD 生长关键参数：温度、V/III 比、界面停顿

MOCVD 生长 InP 基 MQW 时，最敏感的三个参数是生长温度、V/III 比和界面切换方式。

生长温度通常控制在 620～680 ℃。温度偏低，Al 原子迁移率不足，界面粗糙、PL 半高宽变宽；温度偏高，In 原子脱附加剧，量子阱厚度和组分难以控制，且 p-InP 中的 Zn 扩散会前移。对于 AlGaInAs，常用 650 ℃ 左右，并在阱垒切换时引入 2～5 s 的停顿（purge），让 As/P 气氛充分置换，避免界面处形成 InAsP 过渡层导致波长漂移。

V/III 比决定晶体质量和本底掺杂。InP 生长常用 V/III = 100～200，AlGaInAs 则需更高，约 200～400，以抑制 Al 的氧化和碳沾污。V/III 比过低，表面出现 In 滴；过高，则生长速率下降、背景载流子浓度上升。实际产线中，这些参数不是孤立调节的，而是与反应室压力（50～100 mbar）、总流量和转速耦合，需要通过 PL mapping 和 XRD 摇摆曲线反复校准。

判断外延质量时，先看 PL 波长均匀性（片内 σ 通常要求 < 2 nm）和半高宽（MQW 应 < 40 nm），再看 XRD 卫星峰数量与间距。卫星峰清晰、间距一致，说明阱垒周期性和界面陡峭度合格。

三、光栅与调制器区集成工艺：从全息光栅到选区外延

DFB 光栅通常采用全息曝光或电子束曝光形成光刻胶光栅，再通过 ICP 刻蚀转移到 InP 光栅层。200G EML 对光栅的要求是：周期误差 < 0.1 nm，占空比控制在 40%～60%，刻蚀深度 30～50 nm。周期 Λ 由布拉格条件决定：

λ_Bragg = 2 · n_eff · Λ / m

示例：目标 1310 nm，n_eff ≈ 3.45，m = 1
Λ = 1310 / (2 × 3.45) ≈ 189.9 nm

光栅完成后，调制器区需要与激光区形成带隙差。主流方案有两种：一是对接生长（butt-joint），先长激光区再刻蚀、二次外延调制器区；二是选区生长（SAG），利用 SiO₂ 掩膜改变局部生长速率，使调制器区 MQW 红移 30～60 nm。对接生长界面质量好，但工艺窗口窄；选区生长更灵活，但厚度和组分均匀性控制难度大。Lumentum 平台通常结合两者优势，在光栅区与调制器区之间设置过渡波导，降低反射和模式失配。

调制器区的高速性能还取决于电容和串联电阻。典型做法是：调制器长度 100～200 μm，脊宽 2～3 μm，p-InP 包层掺杂控制在 1e17～5e17 cm⁻³，避免过高的 RC 时间常数。同时，调制器与激光器之间要做电隔离，隔离电阻通常要求 > 10 kΩ，否则激光偏置电流会串入调制器，恶化消光比。

四、工艺平台对高速性能的传导路径

把上述工艺参数与 200G 指标对应起来，可以看到一条清晰的传导链：MOCVD 温度与 V/III 比 → MQW 界面陡峭度与 PL 半高宽 → 增益带宽与调制器 QCSE 效率 → 电光响应带宽 f₃dB。光栅刻蚀深度与占空比 → κ 与单模良率 → 边模抑制比 SMSR。调制器区掺杂与长度 → 电容 C 与串联电阻 R → RC 带宽。隔离电阻 → 电串扰 → 消光比与 TDECQ。

以 200G PAM4（53 GBd）为例，若调制器长度取 150 μm、单位长度电容约 0.8 pF/mm、串联电阻 15 Ω，则 RC 时间常数约 1.8 ps，对应 RC 带宽约 88 GHz，理论上不构成瓶颈；真正的限制往往来自载流子输运和热效应。因此外延设计上要尽量减薄调制器本征区，同时保证足够的光限制因子，这需要在 MQW 层数与光场重叠之间做折中。

外延片一旦完成，调制器的吸收边位置和激光器的增益峰就固定了。若 PL mapping 显示片内波长偏差超过 ±3 nm，或 XRD 卫星峰出现展宽，通常意味着温度均匀性或 V/III 比控制失稳，此时不应继续流片，而应回退到 MOCVD 参数校准。

五、可执行的工艺检查清单

以下清单可直接用于外延片入库或工艺平台验收时的快速核对，字段和阈值均为示例，实际应以平台规范为准。

检查项	对象	示例判据	异常指向
PL 波长均匀性	MQW 有源区	片内 σ < 2 nm	温度均匀性 / 转速
PL 半高宽	MQW 有源区	< 40 nm	界面陡峭度 / V/III 比
XRD 卫星峰	MQW 周期结构	≥ 3 级清晰卫星峰	阱垒厚度 / 停顿时间
光栅周期偏差	DFB 光栅	< 0.1 nm	曝光 / 刻蚀均匀性
隔离电阻	激光器-调制器之间	> 10 kΩ	隔离刻蚀深度 / 掺杂
调制器电容	EAM 区	< 0.15 pF（示例）	脊宽 / 掺杂 / 长度

把这张表与前面的剖面图对照使用，就能把“外延长什么样”和“工艺控什么”对应起来。200G EML 的工程难点不在于单步工艺有多极端，而在于激光、光栅、调制器三种功能对外延参数的要求彼此冲突，必须通过分区设计和生长窗口的精细控制来同时满足。理解这条从 MOCVD 参数到高速指标的传导路径，是后续器件测试与失效分析的基础。