3. TRO技术原理与优势

TRO 是 Transmit Retimed Optics 的缩写，直译为“发射端重定时光模块”。要理解它，先要抓住一个关键限定词：Retimed 发生在发射方向。在 1.6T 光模块中，主机 ASIC 送出的高速电信号经过模块内部后，需要驱动光引擎完成电光转换。TRO 的核心思路是：在发射链路上保留一个重定时环节，用时钟恢复与判决再生把输入数据重新“整形”为低抖动的干净信号，再交给光驱动级；而在接收方向，则可以采用相对简化的架构，把部分均衡与判决压力留给主机侧或系统级处理。这样做的直接收益是发射眼图质量更高、链路预算更可控，同时避免在模块内同时承担完整的收发双向 DSP 负担。

为了看清 TRO 的定位，需要把它与另外两种常见方案放在同一坐标系里比较：全 DSP 方案和模拟方案。全 DSP 方案在收发两个方向都做 ADC、数字均衡、时钟恢复和判决，灵活性强，能补偿较大的信道损伤，但功耗和时延都偏高；模拟方案尽量用模拟均衡、CTLE、驱动级直接放大，功耗低、时延小，但对通道损耗、反射和串扰的容忍度有限，批量一致性也更难保证。TRO 处在两者之间：发射端用重定时保证上行信号质量，接收端减少或省略重数字处理，从而在性能、功耗和实现复杂度之间取得折中。

从上面的对比可以看到，TRO 并不是简单地把 DSP 做小，而是把重定时能力集中放在最需要的地方——发射端。1.6T 模块的发射通道速率达到 200Gbps 每通道级别（以 8×200G 为例），信号在模块内部走线、连接器和驱动级之间会累积抖动、码间干扰和幅度噪声。如果发射端不做重定时，这些损伤会直接叠加到光眼图上，导致消光比下降、眼高压缩、TDECQ 恶化。TRO 在发射端先恢复时钟、再对数据做判决再生，相当于在电光转换前设置了一道“信号净化”关口，使进入光调制器的信号具有更干净的时序和更稳定的幅度。

具体到 1.6T 模块的工程实现，TRO 发射链路的典型处理顺序是：主机 ASIC 输出 PAM4 电信号，经模块金手指和内部传输线进入重定时芯片；重定时芯片内部的 CDR 从数据边沿中恢复出与发送端同频同相的时钟，再用该时钟对数据重新采样和判决；判决后的数据送入驱动级，驱动级按照光引擎的调制特性完成电平映射和预加重设置，最后驱动 EML 或硅光调制器。这里的关键参数包括重定时芯片的输入均衡能力、CDR 环路带宽、输出抖动和驱动级的增益/预加重档位。以示例参数为例，若重定时芯片输出残余抖动控制在 300fs RMS 以内，驱动级预加重设为 3~5dB，在 200Gbps PAM4 条件下通常可以获得较为余量的发射眼图；这些数值属于教学示例，实际应以芯片手册和模块调试结果为准。

TRO 在 1.6T 中的价值主要体现在三个方面。第一是发射性能：重定时带来的低抖动和干净判决，使 TDECQ、消光比和眼高更容易满足 1.6T 以太网和相干互连的发射指标。第二是功耗与散热：相比收发双向全 DSP，TRO 只在发射方向保留重定时，接收方向简化处理，模块整体功耗可以明显下降，这对 1.6T 高密度端口的面板散热和系统能效非常关键。第三是系统分工：TRO 把发射端的信号质量责任收拢在模块内部，接收端的均衡和判决可以更多依赖主机 ASIC 或系统级 DSP，从而降低模块成本与复杂度，同时保持链路整体性能。

需要强调的是，TRO 的优势并非没有边界。发射端重定时会引入一定的附加时延和功耗，虽然通常低于全 DSP，但在对时延极其敏感的应用中仍需评估；同时，重定时芯片的输入均衡能力有限，如果主机到模块之间的通道损耗过大，仍需要在系统侧做预加重或通道优化。因此，TRO 的工程落地需要把主机输出均衡、模块内部走线、重定时芯片配置和驱动级预加重作为一个整体来联调，而不是只关注模块内部单点指标。

综合来看，TRO 在 1.6T 光模块中扮演的是“发射端质量守门人”的角色：它用可控的重定时代价，换取发射眼图的稳定性和系统功耗的优化，在 DSP 方案与模拟方案之间提供了一个适合 1.6T 高密度、低功耗需求的折中路径。理解 TRO 的定义、对比定位和发射链路处理顺序，是后续进行模块选型、链路预算和调试的基础。