3. Lumentum高速模块的硬件架构解析

要理解100G/200G/400G/800G模块为什么在功耗、尺寸和信号完整性上差异巨大，不能只看“速率数字”，而要把模块拆成两条独立又协同的链路：发射链（Tx）和接收链（Rx），以及贯穿两者的DSP与电源/控制平面。Lumentum的高速模块在架构上通常遵循同一套分层逻辑：电接口（金手指/连接器）→ DSP（含CDR、均衡、FEC）→ 驱动器（Driver）→ 光学组件（激光器/调制器/光复用器）→ 光纤；接收方向则反向：光纤→ 光学解复用/探测器→ TIA→ DSP→ 电接口。不同速率等级的核心变化，集中在“每通道波特率、通道数、调制格式、DSP复杂度、驱动/TIA带宽、光学封装密度”这五个维度上。

先建立速率与通道数的对应关系。100G模块常见为4×25G NRZ或4×25G PAM4（部分为单波100G PAM4）；200G多为4×50G PAM4或8×25G；400G主流为8×50G PAM4或4×100G PAM4；800G则普遍为8×100G PAM4。这里的“×”前是通道数，后是每通道速率。每通道速率越高，驱动器与TIA的模拟带宽要求越高，DSP的均衡与时钟恢复压力也越大。以400G 8×50G PAM4为例，每通道符号率约25GBaud，若采用PAM4，每符号2 bit，则50Gbps；800G 8×100G PAM4则每通道约50GBaud。波特率翻倍，意味着PCB走线、光器件封装寄生、驱动器输出回波损耗等都要重新设计。

发射端的关键对象是DSP Tx、驱动器、激光器/调制器、光复用器。DSP Tx完成符号映射、预加重、脉冲整形，并把高速串行信号以差分对形式送到驱动器。驱动器的作用是把DSP输出的低摆幅信号放大到调制器所需的电压/电流摆幅，同时提供偏置控制。对于EML（电吸收调制激光器），驱动器通常输出调制电压并叠加偏置；对于硅光MZM（马赫-曾德尔调制器），则需要差分驱动电压，且要控制正交偏置点。Lumentum在400G/800G中大量采用EML或硅光方案，驱动器与光学组件的距离极短，常以COB（板上芯片）或混合集成方式减少寄生。发射链的观察点包括：驱动器输出眼图、调制器偏置点、光输出功率、消光比、TDECQ。TDECQ是PAM4发射端的关键指标，它把噪声、线性度、眼高、抖动综合成一个等效代价，通常要求小于约3.4dB（400G FR4示例值，具体以标准为准）。

接收端的关键对象是探测器（PD）、TIA、DSP Rx。光信号经解复用后进入PD，PD把光功率转换为微弱电流，TIA把电流放大并转换为电压信号。TIA的跨阻增益、带宽、输入等效噪声电流直接决定接收灵敏度。对于PAM4，TIA还需要足够的线性度，否则三电平眼图会压缩。DSP Rx完成ADC采样、FFE/DFE均衡、时钟恢复、FEC解码。接收链的观察点包括：TIA输出眼图、误码率（BER）、FEC纠前/纠后BER、接收灵敏度（OMA）。以400G FR4为例，若FEC纠前BER门限为2.4e-4（KP4 FEC示例），则接收灵敏度通常要求在-6dBm至-8dBm OMA量级，具体取决于模块类型和标准。

DSP是整条链路的“调度中心”。它不仅要完成Tx/Rx均衡，还要管理CDR、FEC、链路训练、寄存器配置和告警上报。100G模块的DSP相对简单，可能只做CDR和少量均衡；400G/800G DSP则集成大量DSP Slice，支持PAM4、自适应均衡、KP4/OFEC，并通过MDIO/I2C与主机通信。DSP的功耗在800G模块中可占模块总功耗的40%以上，因此散热和电源完整性是架构设计的关键约束。电源平面通常需要多路LDO或DC-DC，分别为DSP核心、驱动器、TIA、激光器偏置供电，且要控制上电时序，避免浪涌损坏激光器。

光学组件布局决定了模块的封装形式和散热路径。100G/200G多采用BOX或COB封装，400G/800G则常见QSFP-DD、OSFP、COBO等。以QSFP-DD 400G为例，模块内部通常分为：前端光学子组件（TOSA/ROSA或光引擎）、中间DSP与驱动/TIA、后端金手指。TOSA内部集成激光器、调制器、复用器；ROSA内部集成解复用器、PD、TIA。800G由于通道数多，常采用8通道并行光学，或采用硅光集成把调制器、探测器、波导复用器做在同一芯片上，减少对准和封装复杂度。布局时要关注：高速差分对长度匹配、光路与电路的热隔离、激光器与TIA的串扰、以及可插拔模块的散热器接触面。

下面用一张信号流与硬件布局图，把100G/200G/400G/800G的共性架构和速率差异同时表达出来。图中左侧为电接口，中间为DSP与模拟前端，右侧为光学组件，箭头表示信号方向，虚线框表示不同速率等级下通道数和调制格式的变化。

从图中可以读出几个工程要点。第一，电接口到DSP之间是高速差分对，100G/200G通常为4对，400G/800G为8对，走线长度和阻抗控制直接影响眼图。第二，DSP到驱动器/TIA之间是模拟高速接口，驱动器输出要匹配调制器负载，TIA输入要匹配PD电容，任何寄生都会压缩带宽。第三，光学组件与模拟前端之间的连接方式决定了模块的封装密度和散热能力，800G模块常把TOSA/ROSA与驱动/TIA靠近放置，甚至采用光引擎集成。第四，DSP的FEC和均衡能力可以补偿部分模拟损伤，但不能替代良好的模拟设计；如果TDECQ或灵敏度余量不足，先查驱动器偏置、TIA增益和光路耦合，再考虑DSP参数。

实际调试时，可以按以下顺序建立判断依据。发射方向：先确认DSP Tx输出眼图张开，再测驱动器输出摆幅和偏置，然后看光输出功率和消光比，最后测TDECQ。若TDECQ偏大，优先检查调制器偏置点是否漂移、驱动器线性度是否不足、光复用器插损是否过大。接收方向：先确认PD电流在预期范围，再测TIA输出电压摆幅，然后看DSP ADC采样眼图，最后读FEC纠前BER。若灵敏度不足，优先检查TIA跨阻增益、PD响应度、光解复用插损和连接器清洁度。对于800G，还要额外关注通道间偏斜（skew）和串扰，因为8通道并行时，任何一路的时延或幅度不一致都会恶化整体BER。