3. 相干光模块硬件架构总览
相干光模块并不是“把光器件和电芯片装进同一个壳子”这么简单。它要在几厘米见方的空间里，同时完成高速数模转换、光载波调制、偏振与相位控制、相干混频、平衡探测、跨阻放大、模数转换、大算力DSP均衡与判决，还要把这一切纳入统一的控制与供电体系。理解硬件架构，关键是先建立一条“信号从哪来、经过谁、变成什么、到哪里去”的主干，再把控制、电源、时钟、光路接口这些支撑系统挂到主干上。
一、五域划分：发射、接收、控制、电源、DSP
从工程视角，可把相干光模块划分为五个功能域。发射链路（Tx）负责把DSP输出的数字符号变成调制后的光信号；接收链路（Rx）负责把信号光与本振光相干混频后的光电流变成数字采样；DSP是数字核心，承担星座映射、脉冲成形、预失真、时钟恢复、自适应均衡、载波相位恢复、频偏估计与FEC编解码；控制域由MCU/固件、DAC/ADC辅助通道、温度与功率监测构成，负责偏置点锁定、波长与功率控制、告警与寄存器管理；电源域提供多路低噪声、低纹波的供电轨，并管理上电时序与功耗。
这五个域不是并列的，而是以DSP为中心、以光路为出口、以控制与电源为底座。判断一个模块架构是否合理，可以看三条主线：高速信号链是否最短、控制回路是否闭环、电源与时钟是否与信号链隔离。
二、发射链路：从数字符号到调制光
以典型的400G/600G相干模块为例，DSP内部完成星座映射后，输出四路（XI、XQ、YI、YQ）高速数字信号，经四通道DAC转换为模拟电压，再由驱动放大器放大到调制器所需幅度。调制器通常采用IQ调制器或偏振复用IQ调制器，把电信号映射到光载波的I/Q与X/Y偏振上。发射侧还需要可调激光器（ITLA）提供窄线宽载波，并通过偏置控制电路把调制器的I/Q偏置、相位偏置锁定在最佳工作点。
这里有一个容易被忽略的细节：DAC输出到调制器之间通常要加预失真或预加重，用来补偿调制器的非线性与带宽滚降。实际调试时，会先扫偏置电压，观察输出光功率与消光比曲线，找到偏置点后再做预失真系数拟合。若偏置漂移，星座图会明显发散，误码率上升，因此偏置控制必须是一个持续闭环，而不是一次性校准。
三、接收链路：相干混频与平衡探测
接收侧的核心是90°光混合器（Hybrid）。信号光与本振光进入Hybrid后，被分成I/Q两路，每路再分到两个输出端口，形成相位差90°的干涉分量。这些光分量进入平衡光电探测器（BPD），每个BPD由两个匹配的光电二极管组成，输出差分光电流，再经跨阻放大器（TIA）转换为电压信号，送入ADC采样。
平衡探测的价值在于抑制共模噪声和本振强度噪声，同时把微弱的相干信号放大。实际链路中，TIA的带宽、增益和输入等效噪声电流直接决定接收灵敏度；ADC的有效位数和采样率决定可恢复的星座规模。若本振光功率不足，混频后的拍频信号幅度下降，ADC量化噪声占比上升，系统裕量会迅速恶化。
四、DSP：数字域的信号修复与判决
DSP是相干模块的“大脑”。它接收ADC采样后，先做前端校正（偏斜、增益、直流失调），再进入时钟恢复与自适应均衡。均衡器通常采用蝶形FIR结构，同时处理X/Y偏振的交叉干扰，完成偏振解复用和色散补偿。随后是载波频偏估计与相位恢复，把相位噪声从信号中剥离。最后是符号判决、FEC解码和帧处理。
DSP的算力与功耗是架构设计的关键约束。以400G为例，DSP功耗可能占模块总功耗的40%以上，因此散热路径、电源纹波和时钟抖动都必须严格控制。DSP还负责与MCU交互，上报光功率、偏置状态、误码率等遥测数据。
五、控制与电源：看不见但决定成败
控制域通常由一颗MCU或专用控制芯片承担，运行固件，管理寄存器、告警、校准和通信接口（如MDIO/I2C）。它要完成：激光器波长与功率锁定、调制器偏置闭环、TIA增益调节、ADC/DAC校准、温度补偿、上电时序控制。电源域则提供多路电压轨，例如DSP核心电压、DAC/ADC模拟电压、TIA偏置、激光器驱动电压等，要求低噪声、低纹波，并做好模拟与数字地的分割。
实际排障中，很多“光功率正常但误码率高”的问题，根源在电源纹波或时钟抖动，而不是光路本身。因此架构设计时，电源与时钟的隔离、去耦和屏蔽，必须与高速信号链同等对待。
六、典型架构框图与模块形态
下图给出一个典型的相干光模块硬件架构总览，按“发射—接收—DSP—控制—电源”五域展开，并标出光路与电路接口的划分。图中实线表示高速信号/光路，虚线表示控制与监测路径。
从模块形态看，相干光模块常见封装包括CFP2、CFP4、QSFP-DD、OSFP等。封装越小，DSP与光器件的热耦合越紧，电源完整性和散热设计难度越高。实际选型时，需要同时核对：光接口类型与波长范围、电接口速率与通道数、DSP支持的调制格式与FEC类型、控制接口协议、功耗与散热条件。只有这些接口与参数对齐，模块才能在系统里稳定工作。