3. 6T光模块系统架构设计
1.6T光模块的系统架构设计，本质上是在一个约 20 mm × 10 mm 的封装空间内，把电域、光域、模拟域和数字域的功能块划分清楚，并为每一段接口分配好损耗、噪声、带宽和功耗预算。架构划分一旦确定，后续的器件选型、PCB 叠层、封装工艺和测试方案都会被锁定。因此这一节的重点不是罗列模块名称，而是理解各功能块之间的边界在哪里、接口上传递什么、以及性能预算如何逐段分配。
功能划分：八个核心功能块
典型的 1.6T 可插拔光模块（如 OSFP-XD 或 QSFP-DD1600 形态）可以划分为八个功能块：
- 光发射链路：由激光器阵列（8×200G 或 4×400G 通道）、光调制器（EML 或硅光 MZM/MRM）、光复用器（MUX）组成，负责把电信号转换为 8 路或 4 路波长复用后的光信号。
- 光接收链路：由光解复用器（DEMUX）、光电探测器阵列（PD 或 APD）、跨阻放大器（TIA）组成，把光信号还原为微弱电流并放大为电压信号。
- DSP 芯片：承担 PAM4 编解码、前向纠错（FEC）、自适应均衡、时钟恢复、通道对齐等数字信号处理功能，是模块的"大脑"。
- 驱动器（Driver）：把 DSP 输出的低摆幅电信号放大到调制器所需的驱动电压，同时提供偏置控制和温度补偿。
- TIA：把 PD 输出的微安级电流转换为毫伏级电压，并完成初步的带宽整形。
- 光源：CW 激光器（DFB 或 EML 集成）或外置激光源（ELS），为调制器提供稳定光载波。
- 封装与热管理：包括光学耦合结构、气密封装、TEC 温控、散热基板。
- 控制与监控：MCU、ADC/DAC、温度传感器、光功率监测（MPD），负责闭环控制和告警上报。
接口关系与信号流向
从电接口到光接口，信号经历"数字—模拟—光"的两次转换。主机侧通过 8×200G PAM4 电接口（每通道 106.25 GBd）把信号送入 DSP；DSP 完成均衡和 FEC 编码后，输出 8 路低摆幅差分信号给 Driver；Driver 放大后驱动调制器；调制器输出的光信号经 MUX 合波后送入光纤。接收方向则完全对称：光纤→DEMUX→PD→TIA→DSP→主机。
接口设计中最关键的是三处边界：DSP 与 Driver 之间的电接口（摆幅、阻抗、均衡需求）、Driver 与调制器之间的驱动接口（电压摆幅、偏置点、带宽）、TIA 与 DSP 之间的模拟前端接口（增益、带宽、噪声系数）。这三处决定了模块能否在 1.6T 速率下保持足够的眼高和误码率余量。
性能预算的逐段分配
架构设计的核心产出之一是性能预算表。以发射方向为例，DSP 输出眼高约 400 mVpp，经过 Driver 放大到 2.5 Vpp 驱动调制器；调制器消光比约 6 dB，MUX 插损约 3 dB，最终出纤光功率目标为 +4 dBm 左右。接收方向则反过来：入纤光功率 -6 dBm，经 DEMUX 插损 3 dB 后到达 PD 约 -9 dBm，PD 响应度 0.8 A/W 产生约 100 µA 电流，TIA 跨阻 5 kΩ 转换为 500 mVpp 电压，再送入 DSP 进行均衡和判决。
噪声预算同样需要逐段核算。TIA 的输入等效噪声电流密度约 15 pA/√Hz，在 50 GHz 带宽内积分得到约 3.4 µA RMS 噪声电流；PD 散粒噪声在 100 µA 电流下约 1.8 µA RMS。两者叠加后总噪声约 3.8 µA RMS，对应到 TIA 输出约 19 mV RMS。若 DSP 判决门限需要至少 5 倍信噪比，则要求信号幅度不低于 95 mVpp，而实际 500 mVpp 的信号留出了约 14 dB 的余量，足以支撑 KP4 FEC 的纠错需求。
封装与热管理的架构约束
1.6T 模块的功耗通常在 12～15 W 量级，其中 DSP 占 4～5 W，Driver 和 TIA 合计约 3～4 W，光源和 TEC 约 3～4 W。这些热量集中在不到 2 cm² 的基板上，热流密度超过 50 W/cm²。因此封装架构必须把 DSP 和 Driver 放在靠近外壳散热面的位置，光源和调制器则通过 TEC 独立控温在 45～55 ℃。硅光方案可以把调制器和 MUX 集成在同一芯片上，减少耦合损耗和封装复杂度；EML 方案则需要 8 颗独立器件和对应的光学耦合结构，对贴装精度要求更高。
接口设计上，DSP 与 Driver 之间通常采用 AC 耦合差分对，阻抗控制在 100 Ω 差分，走线长度尽量控制在 5 mm 以内以减少损耗和串扰。Driver 与调制器之间的连接在硅光方案中通过片上金属走线完成，在 EML 方案中则通过金线或倒装焊实现，需要关注寄生电感和带宽退化。TIA 与 PD 之间的连接最为敏感，通常采用倒装焊直接互连，引线电感需控制在 50 pH 以下，否则会显著压缩接收带宽。
架构设计检查要点
| 检查项 | 典型目标值 | 判断依据 |
|---|---|---|
| DSP 输出到 Driver 的差分摆幅 | 300～500 mVpp | 满足 Driver 输入灵敏度且不饱和 |
| Driver 输出到调制器电压 | 2.0～3.0 Vpp | 达到目标消光比（≥5 dB） |
| TIA 跨阻与带宽 | 3～8 kΩ，≥40 GHz | 输出眼高 ≥300 mVpp 且眼图张开 |
| 光路总插损 | ≤5 dB（含 MUX/DEMUX） | 出纤功率和接收灵敏度满足链路预算 |
| 模块总功耗 | ≤15 W | 满足 OSFP-XD 散热规范 |
架构设计完成后，建议用一张信号链预算表把每一段的增益、损耗、噪声和带宽列出来，逐段验证是否满足端到端指标。这张表也是后续调试和故障定位的基准——当实测眼图不达标时，可以快速判断是发射端消光比不足、接收端灵敏度不够，还是 DSP 均衡参数需要调整。