3. 相干光互连核心架构选型

相干光互连的架构选型,本质上是在“传输距离、单波速率、通道数、功耗、成本、封装尺寸”这六个约束之间寻找可行解。很多项目在早期只关注“能不能跑通”,到量产阶段才发现功耗或尺寸无法收敛,根因往往不是某个器件选错,而是架构边界没有提前定义清楚。本节先把相干链路的五个基本组成讲透,再给出可操作的选型判断方法。

一、相干链路的五个基本组成

一条完整的相干光互连链路,从电域到光域再到电域,可以拆成五个功能块:

  • 相干发射(Tx):由DSP输出四路高速电信号(XI、XQ、YI、YQ),经驱动器放大后驱动IQ调制器。调制器把激光器的连续光切成携带幅度与相位信息的调制光。核心器件是窄线宽可调激光器(ITLA)、IQ调制器(硅光或铌酸锂)、以及射频驱动器。
  • 光路与光放大:包括合分波、光耦合、偏振控制,以及EDFA或半导体光放大器(SOA)。光放大决定链路的光功率预算,也直接影响OSNR。
  • 相干接收(Rx):90°光混合器把信号光与本振光混频,输出四路光电流,经平衡探测器(BPD)转成电信号,再由TIA放大。接收端的核心指标是共模抑制比、响应度和本振功率需求。
  • DSP:完成ADC采样、时钟恢复、色散补偿、偏振解复用、载波相位恢复、判决与前向纠错(FEC)。DSP是相干系统“能跑多远”的决定性环节,也是功耗大户。
  • 控制与监控:包括激光器波长锁定、调制器偏置点控制、光功率监测、温度控制。这部分常被忽视,但直接决定链路能否长期稳定工作。

下面这张图给出五个功能块之间的信号流向与关键接口,可作为架构讨论的公共参照。

相干发射 Tx ITLA 窄线宽激光 IQ 调制器 + 驱动器 XI/XQ/YI/YQ 电输入 光路与光放大 合分波 / 耦合 EDFA / SOA 偏振控制 相干接收 Rx 90° 光混合器 平衡探测器 BPD TIA 跨阻放大 DSP ADC / 时钟恢复 色散 / 偏振 / 相位 判决 + FEC 调制光 放大后光 四路电信号 控制与监控 波长锁定 · 调制器偏置控制 · 光功率监测 · 温度控制 接口:I²C / SPI / 模拟监测点 信号流:电 → 光 → 光 → 电 → 数字;控制流:双向,贯穿全链路

二、架构选型的三个判断维度

面对一个具体项目,不要先问“用哪家DSP”,而应先回答三个问题:

  1. 传输距离与光预算:几百米以内的数据中心内互连(DCI-Edge),可以不用光放大,甚至用简化相干;几公里到几十公里的城域,通常需要EDFA;几百公里以上的长途,必须考虑拉曼放大、FEC增益和更复杂的DSP均衡。
  2. 单波速率与波特率:400G通常对应约60GBaud,800G对应约90~120GBaud。波特率越高,对激光器线宽、调制器带宽、ADC采样率的要求越苛刻。选型时要先锁定波特率,再反推器件边界。
  3. 封装与功耗:可插拔模块(如QSFP-DD、OSFP)受限于模块功耗上限,通常需要高度集成的硅光方案;板载或共封装(CPO)则可以把DSP和光引擎放在一起,换取更低功耗和更高密度。

三、关键器件边界定义示例

以下给出一组面向800G城域相干模块的示例边界定义,参数为教学假设值,用于说明“边界如何写”,不代表任何实际产品规格。

器件关键参数示例边界值边界依据
ITLA激光器线宽 / 输出功率 / 波长调谐范围≤100 kHz;≥16 dBm;C波段全调谐线宽影响相位噪声,功率决定发射OSNR起点
IQ调制器半波电压Vπ / 带宽 / 插损Vπ≤2.5 V;带宽≥35 GHz;插损≤7 dBVπ决定驱动器功耗,带宽需覆盖波特率
EDFA噪声系数NF / 增益 / 饱和输出NF≤5.5 dB;增益20~30 dB;输出≥20 dBmNF直接恶化OSNR,输出决定入纤功率
平衡探测器响应度 / 带宽 / 共模抑制比≥0.8 A/W;≥40 GHz;CMRR≥25 dB响应度影响接收灵敏度,CMRR影响本振噪声抑制
DSP波特率 / FEC增益 / 功耗≥120 GBaud;FEC净增益≥11 dB;≤25 W波特率决定单波速率,FEC增益决定链路余量

四、从场景到架构的选型路径

把上面的判断维度落到具体场景,可以形成一条清晰的选型路径:

  • 数据中心内 ≤2 km:优先考虑简化相干或直接检测方案,省去EDFA和复杂DSP,功耗和成本优先。
  • 城域 2~40 km:标准相干架构,配EDFA,DSP需支持色散补偿和偏振解复用,FEC增益要求中等。
  • 长途 ≥80 km:相干架构 + EDFA + 拉曼放大,DSP需支持非线性补偿和更高增益FEC,激光器线宽要求更严。
  • 共封装/板载场景:DSP与光引擎紧耦合,可放宽模块功耗限制,但散热和可维护性成为新的边界条件。
选型时建议先写“边界表”再选器件:把距离、波特率、功耗、尺寸四个约束写成硬性边界,任何不满足边界的器件直接排除,避免在后期反复返工。
常见误区:只按“单波速率”选DSP,忽略FEC增益和功耗。实际链路余量往往由FEC增益决定,而功耗可能直接导致模块无法通过热设计评审。

架构选型的最终产出,不是一张方框图,而是一份可执行的边界定义:每个功能块的关键参数、接口类型、监测点和失效判据都写清楚。这样在后续的器件选型、PCB设计、热设计和测试验证中,团队才有统一的判断依据,而不是各自按经验拍脑袋。