1. 课程导入与系统全景
欢迎进入《Coherent硅光与高速光互连系统集成》课程。在数据中心、AI算力集群与长距骨干网持续升级的背景下，单通道速率从100G向200G、400G乃至800G演进，传统强度调制直接检测（IM-DD）方案在色散容限、频谱效率和接收灵敏度上逐渐逼近瓶颈。相干光通信通过同时利用光载波的幅度、相位与偏振维度，在相同波特率下获得更高频谱效率与更优接收灵敏度，而硅光子技术则把调制器、探测器、波分复用器、耦合器与偏振管理器件集成到同一芯片上，使相干光模块从分立器件堆叠走向高密度集成。本课程的目标，是帮助学习者建立从“器件—芯片—模块—系统—链路”的完整认知链条，理解相干硅光系统集成的关键约束与工程实现方法。
学习目标与核心概念
完成本课程后，学习者应能够：说明相干光收发链路的基本组成与信号流；解释IQ调制、相干接收、数字信号处理（DSP）在系统中的分工；识别硅光芯片中调制器、探测器、波导、耦合器与偏振分束/旋转器件的功能与接口；理解高速光互连中波特率、调制阶数、FEC开销、OSNR与误码率之间的关系；能够针对给定链路预算与速率目标，初步选择调制格式、波特率与FEC方案，并判断系统余量是否充足。
核心概念包括：相干检测——本振光与信号光在90°混频器中干涉，输出I/Q分量，从而恢复光场的幅度与相位；IQ调制——通过嵌套马赫-曾德尔调制器（MZM）分别调制同相与正交分量，再经偏振复用形成X/Y双偏振；硅光集成——以SOI波导为基础，将无源与有源器件单片或混合集成；DSP——在接收端完成时钟恢复、色散补偿、偏振解复用、频偏与相位恢复、判决与FEC解码；链路预算——发射功率、耦合损耗、光纤损耗、非线性、接收灵敏度与系统余量的综合平衡。
典型应用场景
相干硅光与高速光互连的典型场景可分为三类。第一类是数据中心互连（DCI），距离从几公里到上百公里，常用400G/800G相干模块，强调低功耗、小体积与可插拔；第二类是AI算力集群光互连，GPU之间需要高带宽、低时延、低抖动的光链路，常采用并行多通道与波分复用，对温漂与偏振稳定性要求高；第三类是长距与城域骨干，距离数百至数千公里，需要更高OSNR余量、更强FEC与更精细的色散/非线性补偿。三类场景对硅光芯片的集成度、调制器带宽、探测器响应度与DSP复杂度提出不同侧重的需求。
整体技术框架与学习路径
本课程按“器件—芯片—模块—系统—应用”五层框架展开。器件层关注调制器与探测器的物理机制与关键指标；芯片层关注硅光PIC的版图、耦合、封装与测试；模块层关注驱动、TIA、DSP与光引擎的协同设计；系统层关注链路预算、OSNR、FEC与网管；应用层则回到DCI、AI集群与骨干网的真实需求。学习时建议始终带着一个具体问题：给定目标速率与传输距离，如何选择调制格式、波特率与FEC，并判断硅光芯片的插损、带宽与偏振特性是否满足系统余量。
一个可动手的入门示例
为了把抽象概念落到可计算的对象上，下面给出一个简化的链路预算示例。假设目标为单载波400G、16QAM、波特率约64G Baud，偏振复用后单波速率约400G。发射端激光器输出功率设为+13 dBm，硅光调制器插损约6 dB，光栅耦合损耗约2 dB，则芯片输出约+5 dBm。光纤链路80 km SMF-28，损耗约0.2 dB/km，合计16 dB，连接器与熔接点约2 dB，则到达接收端约-13 dBm。相干接收机灵敏度（含FEC门限）假设为-18 dBm，则系统余量约5 dB。若考虑老化与温漂预留3 dB，仍余2 dB，方案可行。若把调制格式升级为64QAM，灵敏度门限会恶化约4~6 dB，此时余量可能不足，需要提高发射功率或改用更强FEC。
示例链路预算（假设值，仅用于教学演示）：
发射功率 +13 dBm
硅光调制器插损 -6 dB
光栅耦合损耗 -2 dB
芯片输出 +5 dBm
80 km 光纤损耗 -16 dB
连接器/熔接 -2 dB
接收端功率 -13 dBm
接收灵敏度 -18 dBm
系统余量 +5 dB
老化/温漂预留 -3 dB
净余量 +2 dB
这个示例说明：相干硅光系统集成不是单一器件的优化，而是发射功率、芯片插损、光纤损耗、接收灵敏度与FEC门限之间的联合平衡。后续章节将逐层展开这些参数的物理来源、测量方法与设计取舍。