1. PAM4光通信链路设计导论

在数据中心互联、AI算力集群与高速以太网持续升级的推动下，单通道速率从25 Gb/s、50 Gb/s一路迈向100 Gb/s、200 Gb/s甚至更高。传统NRZ（Non-Return-to-Zero）信号每个符号周期只承载1 bit信息，当波特率逼近器件与信道的带宽极限时，继续提升速率会带来严重的码间干扰、功耗与成本压力。PAM4（4-level Pulse Amplitude Modulation，四电平脉冲幅度调制）通过在一个符号周期内传输2 bit信息，使相同波特率下的比特率翻倍，成为当前高速光通信链路的主流调制方式。

PAM4信号的演进背景

PAM4并非全新概念，早期在电接口与铜缆中已有应用，真正推动其在光通信中大规模落地的是400G以太网的标准化。以400GBASE-DR4为例，采用4个100 Gb/s PAM4通道，每通道波特率约53.125 GBd，相比用NRZ实现100 Gb/s所需的约100 GBd，对激光器、调制器、驱动器和接收机的带宽要求显著降低。代价是PAM4只有NRZ三分之一的垂直眼高，信噪比需求更高，线性度要求更严。

从信号形态看，NRZ只有高、低两个电平，判决门限单一；PAM4则有四个电平，通常映射为00、01、10、11，对应电平从低到高。相邻电平间距仅为NRZ眼高的1/3，因此同样的噪声、抖动和非线性会更容易造成误判。理解这一点，是后续链路预算、均衡与误码分析的基础。

链路设计工程的核心挑战

PAM4光链路的设计难点，集中在“如何在更小的眼高下维持可接受的误码率”。这可以拆解为几个相互耦合的工程问题。

第一，信噪比与灵敏度。PAM4的误码率对信噪比更敏感。在加性高斯白噪声近似下，PAM4达到1E-4误码率所需信噪比约比NRZ高4～5 dB。若目标误码率更低，还需依赖FEC（前向纠错）。因此链路预算中必须把FEC增益、编码开销和纠错后目标误码率一起考虑，而不是只看原始眼图。

第二，线性度与非线性。PAM4要求驱动器和调制器在四个电平上保持等间距。激光器的P-I曲线弯曲、调制器的非线性、驱动器的压缩都会使电平间距不均，导致某些判决区间更容易出错。工程上常用SNDR、THD或电平分离度来评估。

第三，带宽与均衡。高速链路中，PCB走线、连接器、光电器件的带宽有限，会引入码间干扰。PAM4对ISI更敏感，因为相邻电平间距小。发送端FFE、接收端CTLE与DFE是常见补偿手段，但均衡会放大噪声，需要在增益与噪声之间折中。

第四，时钟与抖动。PAM4符号周期更短，对采样时钟抖动更敏感。抖动会同时压缩水平眼和垂直眼，尤其在多电平判决中，定时误差会直接转化为电平误判。

第五，光器件与封装。EML、DML、硅光调制器在PAM4下的线性区、消光比、啁啾和温度稳定性都影响链路性能。封装中的阻抗匹配、串扰和电源噪声也会通过信号完整性路径影响眼图。

课程目标与知识地图

本课程面向已经具备一定光通信或高速数字设计基础的工程师，目标是让读者能够独立完成一条PAM4光链路的方案设计、关键参数计算、器件选型、仿真验证与测试排障。具体包括：理解PAM4信号与NRZ的本质差异；掌握链路预算与FEC预算方法；熟悉驱动器、调制器、TIA、ADC等关键器件的指标含义；能够用IBIS-AMI、S参数或行为级模型进行通道仿真；能够读懂眼图、BER曲线、SNDR与抖动分解；能够定位常见故障如眼高不足、误码平台、抖动超标等。

知识地图可以按“信号—器件—通道—系统—验证”五个层次展开。信号层关注PAM4电平、眼图、SNDR与抖动；器件层关注激光器、调制器、驱动器、TIA与DSP；通道层关注PCB、连接器、光纤与封装；系统层关注链路预算、FEC、均衡与时钟；验证层关注仿真、测试、误码分析与排障。后续章节将沿着这条主线逐步展开，每一章都会给出可操作的参数、示例与判断依据。

需要强调的是，PAM4链路设计不是单一学科的堆叠，而是信号完整性、光电子、通信原理与测试测量的交叉。一个看似简单的眼图闭合问题，可能同时涉及驱动器输出阻抗、调制器偏置点、接收端均衡设置和时钟恢复带宽。因此，本课程在讲解每个模块时，都会尽量给出“参数—现象—判断—调整”的闭环，帮助读者建立工程直觉。