4. 高速信号完整性基础在LPO中的映射
LPO（Linear Pluggable Optics，线性可插拔光模块）把传统光模块内部的 DSP/CDR 重定时功能去掉，让主机 SerDes 的模拟前端直接驱动光引擎。这一架构变化意味着：过去被 DSP 均衡“吃掉”的通道损伤，现在必须由主机侧和光链路共同承担。因此，高速信号完整性（SI）的五大基础问题——阻抗匹配、反射、串扰、损耗、抖动——在 LPO 中不再是“参考指标”，而是直接决定链路能否闭合的硬约束。本节先建立这五个物理机制与 LPO 链路预算之间的映射关系，再给出关键指标的定义与判据。
一、五个SI机制在LPO链路中的位置
要理解映射关系，先要看清信号从主机 SerDes 到光引擎的完整路径。以 112G PAM4 每通道为例，典型 LPO 链路包含：主机封装内走线 → BGA 焊球 → PCB 过孔与走线 → 连接器 → 模块金手指 → 模块内 PCB → 光引擎驱动输入。整条路径上，五个 SI 机制分别作用于不同环节，并最终以“眼高/眼宽”的形式汇总到链路预算中。
二、阻抗匹配与反射：LPO 中最先被放大的问题
阻抗匹配的本质是让信号沿路径传播时“看不到”突变。LPO 链路中，阻抗不连续点集中在三处：BGA 过孔、连接器金手指、模块内柔性板与光引擎的焊接界面。以 100Ω 差分系统为例，若某过孔处等效阻抗跌到 82Ω，反射系数 Γ = (82−100)/(82+100) ≈ −0.099，即约 10% 的电压被反射回来。在传统带 DSP 的模块中，这部分反射可由 CTLE/DFE 部分补偿；但 LPO 没有 DFE，反射直接表现为眼高下降和抖动增加。
工程上判断反射是否可接受，主要看两个指标：回波损耗 S11 和 TDR 阻抗曲线。对于 112G PAM4，业界通常要求 S11 在 Nyquist 频率（28GHz）处优于 −10dB，TDR 阻抗波动控制在目标阻抗 ±10% 以内。实操中，过孔反焊盘（anti-pad）直径、过孔残桩（stub）长度、参考平面切换方式是最关键的三个调节旋钮。例如，把过孔残桩从 0.8mm 背钻到 0.15mm，可把 28GHz 处的 S11 从 −7dB 改善到 −13dB 左右（示例值，实际取决于叠层）。
三、串扰：多通道并行下的隐形预算消耗
LPO 模块通常有 8 个或 16 个通道并行，通道间距小、走线密集，串扰成为不可忽略的预算项。串扰分近端串扰（NEXT）和远端串扰（FEXT）。在 LPO 中，FEXT 尤其危险，因为它与信号同向传播，会直接叠加在接收端眼图上，且无法通过简单终端匹配消除。
串扰的强弱取决于三个因素：耦合长度、走线间距、以及信号上升时间。上升时间越短（速率越高），串扰峰值越大。对于 112G PAM4，典型要求是单通道串扰功率和（ICN）控制在 −30dB 以下。实际设计中，把差分对间距从 3W 拉到 5W，可把 FEXT 降低约 6～8dB；在连接器区域，采用地针隔离（G-S-S-G 排列）比相邻信号针排列可降低 NEXT 约 10dB。这些措施会消耗 PCB 面积，因此需要在链路预算中提前预留串扰代价。
四、损耗：LPO 链路预算的最大单项
损耗分为导体损耗和介质损耗。导体损耗随频率以 √f 上升（趋肤效应），介质损耗随频率以 f 上升（介质极化）。在 28GHz 处，普通 FR4 的插入损耗约为 0.8～1.2dB/inch，而低损耗材料（如 Megtron 6）可降到 0.4～0.6dB/inch。LPO 链路中，主机到模块的 PCB 走线通常为 3～6 inch，加上连接器和模块内走线，总插入损耗可能达到 8～12dB。
链路预算中，损耗是直接扣减项。若发送端差分幅度为 800mVpp，经过 10dB 损耗后，接收端仅剩约 253mVpp。光引擎驱动器的输入灵敏度若为 150mVpp，则留给反射、串扰和抖动的余量只有约 4.5dB。这就是为什么 LPO 对 PCB 材料、走线长度和连接器损耗极其敏感。实际选型时，应优先确认三件事：走线总长度、板材在 28GHz 的损耗因子、连接器的插入损耗规格。
五、抖动：没有 CDR 之后的眼宽压力
抖动分为随机抖动（RJ）和确定性抖动（DJ）。RJ 服从高斯分布，用 RMS 值描述；DJ 包括占空比失真、码间干扰、周期性抖动等，用峰峰值描述。总抖动 TJ 在给定 BER 下由 RJ 和 DJ 卷积得到。传统光模块中，CDR 可以滤除部分高频抖动，但 LPO 没有 CDR，主机 SerDes 的抖动和光引擎的抖动直接叠加。
对于 112G PAM4，1UI ≈ 17.9ps。若 TJ 预算为 0.3UI，则允许的总抖动约 5.4ps。其中主机 SerDes 可能贡献 2.5ps，通道 ISI 贡献 1.5ps，光引擎贡献 1.4ps。一旦某一项超标，眼宽就会闭合。判断抖动是否可接受，通常看 BER 浴盆曲线：在目标 BER（如 1E-6）下，浴盆开口宽度应大于采样窗口要求。LPO 中特别要注意的是，发送端均衡（如 FFE）若设置不当，会引入额外的确定性抖动，反而恶化眼宽。
六、关键指标定义与链路预算关联
把上述五个机制统一到链路预算中，需要明确每个指标的定义和测量条件。下表给出 LPO 链路预算中常用的关键指标及其与 SI 机制的对应关系。
| 指标 | 定义 | 对应 SI 机制 | 典型判据（112G PAM4 示例） |
|---|---|---|---|
| Zdiff | 差分特性阻抗 | 阻抗匹配 | 100Ω ±10%，全程连续 |
| S11 | 回波损耗，反射能量与入射能量之比 | 反射 | 28GHz 处 ≤ −10dB |
| ICN | 积分串扰噪声功率 | 串扰 | ≤ −30dB |
| IL | 插入损耗，S21 幅度 | 损耗 | 28GHz 处 ≤ 12dB（含连接器） |
| TJ | 总抖动，给定 BER 下的峰峰值 | 抖动 | ≤ 0.3UI @ BER 1E-6 |
| 眼高 | 眼图垂直张开度 | 损耗+反射+串扰 | ≥ 光引擎灵敏度 + 3dB 余量 |
| 眼宽 | 眼图水平张开度 | 抖动+ISI | ≥ 0.5UI |
总结来看，LPO 中的 SI 问题不是孤立存在的，它们通过链路预算耦合在一起。阻抗匹配决定反射大小，反射和串扰共同消耗眼高，损耗直接压缩信号幅度，抖动压缩眼宽。只有把五个机制分别量化、分别预留余量，才能在无 DSP 补偿的条件下实现可靠的链路闭合。下一阶段的实际设计，应围绕这五个机制分别制定 PCB 规则、连接器选型和光引擎接口规范。