4. 跨阻放大器核心设计
跨阻放大器（TIA）是光接收前端的“第一级”，它把光电二极管（PD）产生的微弱电流转换为电压，同时决定整条链路的带宽、噪声底和灵敏度。TIA 的设计难点在于三个量彼此纠缠：跨阻增益 Rf 决定转换效率，带宽 BW 决定可承载的码率，而 PD 结电容 Cpd 与放大器输入电容 Cin 又通过输入节点共同影响带宽与稳定性。本节围绕拓扑选择、增益带宽折中、输入阻抗与 Cpd 的交互三条主线展开。
一、三种基本拓扑：共源、共基与 RGC
在分立或片上 TIA 中，输入级常见三种结构。理解它们的差别，关键看“输入节点看到的阻抗”和“密勒效应对带宽的放大作用”。
共源（CS）拓扑：PD 电流注入 MOS 管栅极，漏极经反馈电阻 Rf 回到栅极形成并联-并联反馈。其优点是输入等效阻抗低（由反馈环路决定），噪声较小；缺点是栅漏电容 Cgd 被增益放大，形成密勒电容 Cgd(1+A)，使输入节点总电容显著增大，带宽被压缩。因此 CS-TIA 适合中低速率、增益要求较高的场合。
共基（CB）拓扑：电流从发射极（或源极）进入，基极（栅极）交流接地。输入阻抗约为 1/gm，天然较低，且不存在密勒倍增问题，输入节点电容基本就是 Cpd 加寄生电容。CB 的带宽潜力优于 CS，但输入阻抗随偏置电流变化，且噪声系数通常略差。它常用于需要较宽带宽、对输入阻抗不敏感的前置级。
RGC（Regulated Cascode，调节型共源共栅）：在共基管下方再叠加一个反馈放大级，用局部反馈把输入节点阻抗进一步压低到约 1/(gm·Aaux)。RGC 的输入阻抗可做到几欧姆量级，使 PD 电容的充电时间常数大幅减小，从而在相同 Cpd 下获得更高带宽。代价是电路更复杂、功耗更高、稳定性需仔细补偿。RGC 是高速（如 10 Gbps 以上）光接收机常用的输入级。
二、跨阻增益与带宽的折中
对于采用电压放大器加反馈电阻的 TIA，其闭环跨阻增益近似为 Rf（当开环增益足够大时）。而闭环带宽由输入节点时间常数决定：
BW ≈ 1 / (2π · R_in · C_in)
R_in ≈ R_f / (1 + A)
C_in ≈ C_pd + C_in,amp + C_stray其中 A 为放大器开环增益。可以看到，增大 Rf 能提高跨阻增益、降低输入等效噪声电流，但 Rf 增大会使 Rin 增大，从而拉低带宽。这就是经典的“增益-带宽折中”：
- 若 Rf 从 1 kΩ 增至 10 kΩ，跨阻增益提高 10 倍，但带宽可能下降近 10 倍（在 Cin 主导时）。
- 为兼顾两者，可提高放大器开环增益 A，使 Rin 下降，从而在保持 Rf 的同时扩展带宽。
- 另一种思路是采用 RGC 等低输入阻抗拓扑，把 Rin 压到远小于 Rf，使带宽不再受 Rf 直接限制。
实际设计中，常先由目标码率和灵敏度确定所需带宽与跨阻增益，再反推 Rf 与输入级 gm。例如目标 10 Gbps NRZ，通常需要约 7～8 GHz 带宽；若 Cin 合计 0.3 pF，则要求 Rin 约 70 Ω 以下。若 Rf = 2 kΩ，则需开环增益 A ≥ 28，或改用 RGC 把输入阻抗进一步降低。
三、输入阻抗与光电二极管电容的交互影响
PD 的结电容 Cpd 是 TIA 输入节点上最大的电容分量之一，典型值在 0.1～1 pF 之间，随 PD 面积和偏压变化。它与 TIA 输入阻抗 Rin 构成一个低通节点，时间常数 τ = Rin·(Cpd+Cin,amp)。这个时间常数直接决定 TIA 的带宽上限，也影响脉冲响应是否出现拖尾和码间干扰。
交互影响体现在三方面：
- 带宽压缩：Cpd 越大，输入节点极点频率越低。若 Cpd 从 0.2 pF 增至 0.5 pF，在 Rin=50 Ω 下，τ 从 10 ps 增至 25 ps，对应带宽从约 16 GHz 降至约 6.4 GHz。
- 稳定性变化：Cpd 与反馈电阻 Rf 在环路中引入一个极点，可能降低相位裕度。设计时需在反馈路径并联小电容 Cf 进行补偿，使环路稳定。
- 噪声与灵敏度：Cpd 增大会使输入节点阻抗随频率下降，导致噪声增益峰值变化，影响总输入等效噪声电流。通常需在带宽、噪声和稳定性之间迭代。
四、一个简化的设计检查流程
下面给出一个可用于快速估算的检查流程，帮助在拓扑选择与参数取值之间建立闭环：
| 步骤 | 输入/假设 | 计算或判断 | 结果示例 |
|---|---|---|---|
| 1. 确定目标带宽 | 码率 10 Gbps NRZ | BW ≈ 0.7 × 码率 | 约 7 GHz |
| 2. 估算输入总电容 | Cpd=0.3 pF，Cin,amp=0.1 pF，Cstray=0.05 pF | Cin = 三者之和 | 0.45 pF |
| 3. 求允许输入阻抗 | BW=7 GHz，Cin=0.45 pF | Rin ≤ 1/(2π·BW·Cin) | ≤ 50 Ω |
| 4. 选择拓扑 | Rin 需 ≤ 50 Ω，Rf 目标 2 kΩ | CS 需 A≥40；CB 的 1/gm 需 ≤50 Ω；RGC 更易满足 | 优先 RGC 或高 gm CB |
| 5. 验证稳定性 | 加入 Cf 补偿 | 检查相位裕度 ≥ 60° | 仿真确认无峰值 |
需要强调的是，上述数值均为教学示例中的合理假设，并非实测结果。实际设计必须结合具体 PD 电容、工艺模型和版图寄生进行仿真与迭代。拓扑选择没有绝对优劣：CS 适合低速率高增益，CB 适合宽带中增益，RGC 适合高速低输入阻抗。真正决定性能的，是能否在给定 Cpd 和码率下，把输入节点时间常数、跨阻增益和噪声三者协调到可接受的范围。